基于VHDL语言的8位数字密码锁设计课案

2014班的学生EDA课程设计PS课程设计报告课题名称基于VHDL语言的8位数字密码锁设计姓名取得学位院系部专家指导教师2016年6月20日一、设计任务和要求：设计任务：设计可以修改、控制、扫描和显示密码的密码锁定电路。要求：1 :数字输入：手动用3个拨号开关和3个按钮设计3位密码输入，并在显示器上显示该数值。2 :数字验证：解锁时输入密码后，按RT键设为高电平，将CHANGE设为低电平检测，密码正确时解锁，输出LOCKOPEN灯熄灭，LOCKCLOSE灯点亮，表示解锁成功3 :错误显示：密码输入错误时，LOCKOPEN灯点亮，LOCKCLOSE灯熄灭，表示解锁失败。4 :变更密码：变更密码时，可以按CHANGE键设为高电平，RT为低电平时，可以变更密码。5 :清除密码：按“REST”可清除前一个输入值，清除“888”。指导教师签名：2016年月日二、指导教师的评论：指导教师签名：2016年月日三、成绩指导教师签名：2016年月日基于VHDL语言的8位数字密码锁设计1设计目的(1)精通集成电路的引脚配置。(2)掌握各芯片的逻辑功能和使用方法。(3)了解面包板的结构及其布线方法。(4)理解电子密码锁的构成和工作原理。(5)精通电子密码锁的设计和制作。2设计方案电子密码锁主要由密码输入电路、密码锁控制电路、密码锁显示电路三部分组成。 作为电子钥匙锁的输入电路，有使用拨号盘键或键控制输入，或触摸键盘输入等各种各样的方法。 拨号代码比按钮和触摸4*4键盘简单、成本低、配置电路简单，本设计采用拨号代码和按钮作为此设计的输入设备。数字电子密码锁定的显示信息电路可以利用LED数字显示管和液晶面板显示这两种。 液晶显示具有高速显示、可靠性高、容易扩张、容易进化的特征，而普通液晶具有亮度低、适应复杂环境的能力低的特征，但在本设计中使用了LED数字编码管。基于以上选定的输入设备和显示设备，考虑到现实中各密码锁定功能的具体要求和系统设计要求，系统设计采用了自上而下的设计方案。 密码锁定系统的整体框图如图2.1所示。输入模块寄存器和清除信号发生电路数值比较器拨号和按钮单脉冲控制输入译码LED灯扫描电路三选一选择器接通/断开电路控制模块显示模块BCD级解码显示电路图2.1电子密码锁定系统的整体框图三功能模块3.1输入单元3.1.1功能的介绍输入时3个拨号盘键控制输入，各拨号盘键控制密码，其中一个拨号盘键通过按每个拨号盘键，表示输入1位，输入4位则输出1位，“888”作为初始密码。3.1.2输入模块和仿真模式单脉冲控制如图3.1所示图3.1上图为单脉冲控制输入，m提供上升信号时为与PUL输出1位对应的高电平或低电平。4位串行输入并行输出寄存器如以下图3.2所示图3.2上图为串行输入并行输出寄存器，由4个d触发器构成。 reset变为高电平后，脉冲输入数据每1个脉冲向右移动1位的2值码，可以同时复位。3.1.3程序的输入在文本区域输入程序。 程序如下所示：单脉冲信号控制puls.vhd库IEEE；USE IEEE.STD_LOGIC_1164.ALL；实体脉冲is端口(pul，M:IN STD_LOGIC；q :输出STD _ logic；结束脉冲；ARCHITECTURE BEHAVE OF puls IS信号临时： STD _ logic；BEGIN流程(m )BEGINIF MEVENT AND M=1 THENIF PUL=1 THENTEMP=1；ELSE TEMP=0；结束PS；结束PS；结束处理；Q=TEMP；末尾波浪；4位串行输入并行输出寄存器shifter.vhd库IEEE；USE IEEE.STD_LOGIC_1164.ALL；实体移位器is。PORT(din:INSTD_LOGIC；reset，CLK: INSTD_LOGIC；qout :缓冲器STD _ logic _ vector (0to3)；末端石头；体系结构act of shifter isBEGIN进程(clk )可变q : STD _ logic _ vector (0to3)BEGINIF reset=0 THENq:=(others=0)ELSEif clk事件和clk=1thenq(3):=q(2)q(2):=q(1)q(1):=q(0)q(0):=din；结束PS；结束PS；qout=q；结束处理；最终体系结构act；3.2控制模块3.2.1功能的介绍解锁时输入密码后，按RT键设为高电平，按CHANGE键设为低电平，密码正确时解锁，输出LOCKOPEN灯熄灭，LOCKCLOSE灯点亮，表示解锁成功密码输入错误时，LOCKOPEN灯点亮，LOCKCLOSE灯熄灭，表示解锁失败。 变更密码时，可以按CHANGE键设为高电平，RT为低电平时可以变更密码。 按REST可清除上一个输入值，并清除“888”。3.2.2控制模块和仿真模式输入解码器图3.3，下图图3.3上图是解码器将4位二进制代码转换为BCD代码，用“0000”“1001”表示的图0到9。表3-1输入解密的真值表输入输出db1y2y3y4字形0 0 0 0 0 0 0 0 00 0 0 1 0 0 0 1 10 0 1 0 0 0 1 0 20 0 1 1 0 0 1 1 30 1 0 0 0 1 0 0 40 1 0 1 0 1 0 1 50 1 1 0 0 1 1 0 60 1 1 1 0 1 1 1 71 0 0 0 1 0 0 0 81 0 0 1 1 0 0 1 9表3-1总功能控制模块图3.4，下图图3.4如果在CHANGE为高电平、rt为低电平时开始密码的输入，则lockopen为高电平，lockclose为低电平，rt为高电平，CHANGE为低电平时开始密码的检测，根据上图，密码为“100” 锁定关闭为低电平，密码错误时锁定打开为低电平，锁定关闭为高电平。4选择1选择器和扫描器图3.5，下图图3.5上述图中的复用器可以从多组数据源中选择一组目的地，在本设计中，通过使用复用器作为扫描电路来单独驱动输出设备，可以低成本地消耗输出设备，并且当如上所述输入“819”时，qout就变得交叉在文本区域输入程序。 程序如下所示：输入解码器KEY.vhd库IEEE；USE IEEE.STD_LOGIC_1164.ALL；实体密钥is端口(clk : in STD _ logic；data : instd _ logic _ vector (3down to0)q :输出STD _ logic _ vector (3下载到0 )q 1:输出STD _ logic _ vector (3下载到0 )；结束实体密钥；key is的体系结构BEGIN处理(clk，数据) isBEGINif clk事件和clk=1thenCASE data ISwhen0000=q=0000 ； q1=0000 ；when0001=q=0001 ； q1=0001 ；when0010=q=0010 ； q1=0010 ；when0011=q=0011 ； q1=0011 ；when0100=q=0100 ； q1=0100 ；when0101=q=0101 ； q1=0101 ；when0110=q=0110 ； q1=0110 ；when0111=q=0111 ； q1=0111 ；when1000=q=1000 ； q1=1000 ；when1001=q=1001 ； q1=1001 ；WHEN OTHERS=q=0000 ； q1=0000 ；结束情况；结束PS；结束处理；最终体系结构art；总功能控制模块Eleclock.vhd库IEEE；USE IEEE.STD_LOGIC_1164.ALL；实体电子锁定is端口(nb : instd _ logic _ vector (3down to0)ns : instd _ logic _ vector (3down to0)ng : instd _ logic _ vector (3down to0)CLK:IN STD_LOGIC；变更，RT: IN STD_LOGIC；db :输出STD _ logic _ vector (3下载到0 )ds : out STD _ logic _ vector (3down to0)DG : out STD _ logic _ vector (3down to0)锁定打开，锁定关闭： out STD _ logic；最终实体电子锁定；eleclock is体系结构COMPONENT Key IS端口(clk : in STD _ logic；数据： instd _ logic _ vector (3下载到0 )q :输出STD _ logic _ vector (3下载到0 )q 1:输出STD _ logic _ vector (3下载到0 )；终端组件密钥；信号启用，C0，C1，s，启用1: STD _ logic；信号TB，TS，TG，D_B，D_S，d _ g : STD _ logic _ vector (3down to0)BEGIN启用=变更与(not rt )启用1=rt and (非变更)u 0:键端口映射(clk=clk，数据