基于fpga出租车计价器设计

题目基于FPGA出租车计价器设计装订线基于FPGA出租车计价器的设计摘要本文介绍了一种采用可编程逻辑器件（FPGA/CPLD）进行出租车计价器的设计思想以及实现方法。FPGA是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。另一方面采用可编程逻辑器件设计，外围电路简单，模块化设计方便，原理清晰，速度快，功能强，可靠性高，灵活性强，并且完成和扩展附加功能性强。本设计实现了出租车计价器所需的一些基本功能，如计程、计时、计费、动态显示，其中计费金额包括起步价、里程计费、等待计时计费。该设计采用模块化设计，自顶向下，在QUARTUSII90软件平台下，采用VERILOGHDL硬件描述语言分别设计了分频模块、计程模块、计费模块、计时模块，译码以及动态扫描显示模块的出租车计价器的五大模块，用原理图设计了顶层模块，对每个模块和主程序分别进行了仿真，并对仿真波形作了分析。经过硬件下载验证，完成了出租车计价器分频模块、计程模块、计费模块、计时模块，译码以及动态扫描显示模块的设计实现。关键词FPGA；出租车计价器；QUARTUSII；VERILOGHDLBASEDONTHEFPGADESIGNOFTAXIMETERABSTRACTTHISARTICLEDESCRIBESTHEDESIGNIDEASANDMETHODSOFTHETAXIMETER,THROUGHTHEPROGRAMMABLELOGICDEVICEFPGA/CPLDUSINGPROGRAMMABLELOGICDEVICESDESIGNONTHEOTHERHAND,PERIPHERALCIRCUITISSIMPLE,CONVENIENTMODULARDESIGN,THEPRINCIPLEISCLEAR,FAST,STRONGFUNCTION,HIGHRELIABILITY,STRONGFLEXIBILITY,ANDCOMPLETEANDADDITIONALFUNCTIONALEXTENSIONTHISDESIGNHASREALIZEDTHETAXIMETERREQUIREDSOMEBASICFUNCTIONS,SUCHASLOG,TIMING,PRICING,DYNAMICDISPLAY,BILLINGAMOUNTFAREANDMILEAGECHARGING,WAITINGFORTHETIMINGTHROUGHTHEQUARTUSII90SOFTWAREPLATFORM，USINGVERILOGHDLLANGUAGECOMPLETEDTHEDESCRIPTIONANDSIMULATIONOFFREQUENCYMODULE,THEMETERMODULE,BILLINGMODULE,TIMINGMODULES,DECODING,DYNAMICSCANNINGDISPLAYMODULE,FOREACHMODULEARESIMULATEDRESPECTIVELYANDTOPLEVELMODULEWITHSCHEMATICDESIGN,THESIMULATIONWAVEFORMWEREANALYZEDAFTERDOWNLOADVALIDATIONHARDWARE,COMPLETEDTHETAXIMETERDIVIDERMODULE,LOGMODULE,BILLINGMODULE,TIMINGMODULE,DECODINGANDDYNAMICSCANNINGDISPLAYMODULESDESIGNEDTOACHIEVEKEYWORDSFPGA；TAXIMETER；QUARTUSII；VERILOGHDL目录1前言111课题的来源及意义112国内外发展状况113研究的手段及目标22总体方案设计321方案论证与选择322设计思想及原理43FPGA、VERILOG及QUARTUS开发环境的介绍631现场可编程门阵列FPGA632硬件描述语言VERILOGHDL633QUARTUS开发环境74设计与仿真验证841分频模块8411计程分频模块8412计时分频模块和计费分频模块9413数码管动态显示模块9414数码管动态显示模块仿真942计程模块10421计程模块电路10422计程模块仿真1143计时模块12431计时模块电路12432计时模块仿真1344计费模块13441计费模块电路13442计费模块仿真1445数码管显示模块16451数码管显示模块电路16452数码管显示仿真1646整体顶层模块设计电路1747下载实现195结论22参考文献23致谢24附录251前言11课题的来源及意义本课题是在老师指导下，根据学校教学的需求和实际需要而开发的研究项目。本设计是采用先进的EDA技术，利用QUARTUS工作平台和VERILOGHDL硬件描述语言实现出租车计价器的设计，目的是实现在教学过程中可以让学生理论与实践相结合，同时更加深刻地理解理论知识，达到提高能力的目的，使其能够独立自主的研发，并进一步使学生对软件与硬件的结合有一个更直观地了解，来加深学生对课堂知识的理解与应用。12国内外发展状况出租车行业在我国是八十年代初兴起的一项新兴行业，随着我国国民经济的高速发展，出租汽车已成为城市公共交通的重要组成部分，多年来国内普遍使用的计价器只具备单一的计量功能，许多国家正在研制新型的出租车计价器。现今我国生产计价器的企业有上百家，主要是集中在北京，上海，沈阳和广州等地，目前全世界的计价器中有90为台湾所生产。随着我国经济的迅速发展，人民生活水平的显著提高，城市的交通日趋完善，出租车计价器的应用也越来越广泛。虽然私家车的拥有量在大幅度地提高，但是出租车还是在我国的交通运输中承担着重要的角色，出租车计价器是出租车上必不可少的重要仪器，它是负责出租车营运收费的专用智能化仪表1。用户不仅要求计价器性能稳定、计价准确而且对它的其它性能要求也越来越高。近年来，我国出租汽车行业迅猛发展，出租汽车已经成为我国城市公共交通的重要组成部分和现代化城市必备的基础设施，成为人们工作、生活中不可缺少的交通工具。出租汽车服务行业和出租汽车计价器紧密相关，因为出租汽车必须安装出租汽车计价器才能投入营运。出租汽车计价器是一种能根据乘客乘坐汽车行驶距离和等候时间的多少进行计价，并直接显示车费值的计量器具。计价器是出租汽车的经营者和乘坐出租汽车的消费者之间用于公平贸易结算的工具，因而计价器计价准确与否，直接关系到经营者和消费者的经济利益。依据国家有关法律、法规，出租汽车计价器是列入国家首批强制检定的工作计量器具之一，也是近年来国家质量技术监督部门强化管理的六类重点计量器具之一。现在出租车是城市交通的重要组成部分，行业健康和发展也获得越来越多的关注。汽车计价器是乘客与司机双方的交易准则，它是出租车行业发展的重要标志，是出租车中最重要的工具。它关系着交易双方的利益。具有良好性能的计价器无论是对广大出租车司机朋友还是乘客来说都是很必要的。因此，出租车计价器的研究也是十分有应用价值的。基于FPGA的出租车计价器不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格的不断降低，特别是对小批量、多品种的产品需求，基于FPGA的出租车计费器已成首选2。通过本课题的设计，能够综合运用学过的数字系统、VERILOGHDL硬件描述语言等知识，学习软件环境的使用方法，进行出租车计价器的设计。13研究的手段及目标本次设计要求基于可编程逻辑器件，通过查阅相关资料和文献,制定设计方案,使用硬件描述语言VERILOGHDL在QUARTUS软件平台上仿真调试，最终通过硬件下载验证，实现出租车计价器的设计。2总体方案设计21方案论证与选择方案一采用数字电路控制，运用传感器件，输出脉冲信号，经过放大整形为移位寄存器的脉冲，实现计价，但是考虑到这种电路性能不够稳定，故障率较高，如要做到多功能则其规模较大不仅难调试,而且电路不实用3，其原理图如图21所示。电源电路及保护电路里程传感器单价显示金额显示移位寄存器电路图21数字电路方案方案二采用单片机控制，通过单片机作为主控器，利用1602字符液晶作为显示电路，采用外部晶振作为时钟脉冲，通过按键可以方便调节，本方案主要通过软硬结合可以很容易实现要求，其灵活性也还不错，成本也不高4。方案原理图如图22所示。电源电路按键电路传感电路AT89S521062液晶显示LED灯图22单片机控制方案方案三采用EDA技术，根据层次化设计理论，该设计问题自顶向下可分为分频模块，计时模块、计程模块、计费模块以及译码和动态扫描显示模块，方案原理图如图23所示。计时模块计程模块计时分频模块计程分频模块计费分频模块计费模块数码管显示模块图23EDA控制方案方案总结通过各个方案的比较，首先数字电路控制不实用，不重点考虑，单片机方案虽有较大的活动空间，能实现所要求的功能而且能在很大的程度上进行扩展功能，虽然还可以方便的对系统进行升级，但考虑到单片机方案软件设计调试较为繁琐，最大限制还是在与本课程设计是利用EDA技术实现，另一方面采用可编程逻辑器件设计，而EDA控制方案外围电路简单，模块化设计方便，原理清晰，速度快，功能强，可靠性高，灵活性强，并且完成和扩展附加功能性强。综上所述，本设计采用方案三。22设计思想及原理出租车的一般计费过程为出租车载客后，启动计费器，整个系统开始运行，里程计数器和时间计数器从0开始计数，费用计数器从8开始计算。再根据行驶里程或停止等待的时间按以上的标准计费。若在行驶状态，则计程器开始加计数，当路程超过2公里后，计费器以每公里1元累加。若出租车停止等待状态，则计时器开始加计数，当时间超过两分钟后，计费器以每2分钟1元累加。出租车到达目的地停止后，停止计费器，显示总费用。根据课程设计要求计价器可根据车轮转数计算路程，车轮每转一圈送一个脉冲波，假设每转一圈为1米，车轮每转一圈送一个脉冲波可用传感器检测送出脉冲，本设计为了方便模拟仿真，假设车轮转动100圈才产生一个脉冲，即一个脉冲代表100米，则经过分频器后，每100米送一个脉冲到里程计算模块，这样方便在软件里面仿真观察，若要下载到实物应用中去，通过实际车轮周长自己设置不同的分频电路来达到产生任意精度的计程距离模块。而当车停止的时候通过分频模块产生秒脉冲，通过计时要求来产生计费，本设计重点就在计费模块的设计，本系统采用分层次、分模块的方式设计，其中行驶路程计数模块、等待时间计数模块和计费模块，用来统计路程、等待时间和总费用，数码管显示模块用来显示行驶的公里数和总费用等信息。3FPGA、VERILOG及QUARTUS开发环境的介绍31现场可编程门阵列FPGAFPGA，是FIELDPROGRAMMABLEGATEARRAY的英文缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路ASIC领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列LCA（LOGICCELLARRAY）这样一个概念，内部包括可配置逻辑模块CLB（CONFIGURABLELOGICBLOCK）、输出输入模块IOBINPUTOUTPUTBLOCK和内部连线（INTERCONNECT）三个部分。其基本特点有1）采用FPGA设计专用集成电路，用户不需要投片生产，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC电路的中试样片。3）FPGA内部有丰富的触发器和I/O引脚。4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。此外，FPGA有多种配置模式并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。随着科技的发展以及工艺技术的进步，FPGA性能会更强。目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。32硬件描述语言VERILOGHDLVERILOGHDL是硬件描述语言的一种，用于数字电子系统设计。该语言允许设计者进行各种级别的逻辑设计，进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言。据有关文献报道，目前在美国使用VERILONGHDL进行设计的工程师大约有10多万人，全美国有200多所大学教授用VERILOG硬件描述语言的设计方法。在我国台湾地区几乎所有著名大学的垫子和及所及工程系都讲授VERILOG有关的课程。VERILOGHDL既是一种行为描述的语言也是一种结构描述的语言。一个复杂电路系统的完整VERILOGHDL模型是由若干个模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块有交互联系的现存电路或激励信号源。利用VERILOGHDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构，以此来描述极其复杂的大型设计，并对所做设计的逻辑电路进行严格的验证5。VERILOGHDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能1）可描述顺序执行或并行执行的程序结构；2）用延迟表达式或事件表达式来明确地控制过程的启动时间；3）通过命名的事件来触发其它过程里的激活行为或停止行为；4）提供了条件如IFELSE,CASE等循环程序结构；5）提供了可带参数且非零延续时间的任务（TASK）程序结构；6）提供了可定义新的操作符的函数结构FUNCTION7）提供了用于建立表达式的算术运算符、逻辑运算符、位运算符6；33QUARTUS开发环境QUARTUS是ALTERA公司的CPLD/FPGA设计工具软件，适合单芯片可编程系统（SOPC）的最全面的设计环境。它能够实现从设计输入到下载的所有功能。QUARTUS软件包是MAXPLUS的升级版本，ALTERA公司的第四代开发软件,支持原理图、VHDL、VERILOGHDL以及AHDL（ALTERAHARDWAREDESCRIPTIONLANGUAGE）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。QUARTUS提供了方便的设计输入方式、快速的编译和直接易懂的器件编程。QUARTUS软件包的编程器是系统的核心，提供功能强大的设计处理，设计者可以添加特定的约束条件来提高芯片的利用率7。QUARTUS还支持ALTERA的IP核，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三放EDA工具。设计与仿真验证该出租车计价器要求实现的功能1）出租车起步价为80元。2）行程2公里，每公里加收费用1元等待累计时间2分钟，每2分钟加收费用1元。3）能显示行驶公里数和最后的总费用。4）能通过修改程序来对计费要求实现改变。用VERILOGHDL语言设计符合上述功能要求的出租车计费器，并用层次化设计方法设计该电路，各计数器的计数状态用功能仿真的方法验证，并通过有关波形和硬件下载确认电路设计是否正确。41分频模块411计程分频模块图41计程分频模块本设计为了模拟仿真假设车轮每转一圈为1米，转动100圈才产生一个脉冲，即一个脉冲代表100米，则经过2000000分频器后是每行驶100米送一个脉冲到里程计算模块。俩个INPUT分别输入的是复位信号RESET和20MHZ的时钟信号，输出OUTPUT是10HZ信号，实现了将20MHZ信号分成10HZ信号，路程分频模块如图41所示。部分代码ALWAYSPOSEDGECLK_20MBEGINIFRESETBEGINCLK_100COUNTER16D20/大于2公里的时候BEGINDISTANCE_ENABLE2公里，每公里加收费用1元等待累计时间2分钟，每2分钟加收费用1元。3）能显示行驶公里数和最后的总费用。4）能通过修改程序来对计费要求实现改变。其中用四位数码管显示费用，最大值为9999元，四位数码管显示行驶里程，最大值为9999KM。5结论此次设计在一块FPGA芯片上独立完成，采用模块化设计，自顶向下，因此硬件电路简捷，体积小，性能稳定。在设计过程中，存在功能不全面的问题，如不能对等待时间进行显示，没有进行相应的电路板设计，对于上述缺陷，此次设计产品今后须做修改，以进一步完善其功能，使其操作更方便。随着科学技术的高度发展以及数字电路的广泛应用，人类的想象空间在逐渐扩展，可涉及到的领域也越来越多。各EDA公司相继开发了用于FPGA设计的综合软件，同时，EDA技术和FPGA集成度越来越高，它们的优点也会进一步得到完善，在一定程度上能够满足开发商和用户更高的要求。计算机技术的进步推动了EDA技术的普及和发展，EDA工具层出不穷，目前在我国各大院校教学中具有广泛影响的EDA软件有SPICE、PSPICE、ORCAD、PROTEL、MULTISIM等。目前FPGA不但包括了MCU微控制器或单片机特点，并兼有串行、并行工作方式和高速、高可靠性以及宽口径实用性等多方面的特点。单片机完成的数据处理功能也集成在FPGA芯片上，其中FPGA电子系统设计仅仅是各种逻辑块与IP核的逻辑合成和拼装。FPGA对于标准信号频率的精确测量，也能提高测量精度和缩短测量时间11。综上所述，结合EDA技术设计的现代产品已成为一种趋势，它将成为电子产品的新开端。参考文献1王金明数字系统设计与VERILOGHDL电子工业出版社M20051216页2朱运利EDA技术应用电子工业出版社M201038453邵贝贝单片机嵌入式应用的在线开发方法清华大学出版社M20072430页4余孟尝数字电子技术基础简明教程高等教育出版社M2006379390页5夏宇闻VERILOG数字系统设计教程北京航空航天大学出版社M20091720页6辛元芳QUARTUS仿真技术在教学中的应用J现代电子技术20050610页7潘松，黄继业EDA技术实用教程科学出版社M2004205212页8黄智伟全国大学生电子设计竞赛训练教程电子工业出版社M2007199210页9郭霞基于QUARTUS的动态数码扫描显示设计J科技创新导报20091021页10李国丽EDA与数字系统设计机械工业出版社M200917页11ALTERACOMPANYCYCLONEDEVICEHANDBOOK1999307345页附录本课题的源程序如下/费用分频模块/MODULEDIV1RESET,CLK_20M,CLK_1INPUTCLK_20M,RESETOUTPUTCLK_1REGCLK_1REG320COUNTERALWAYSPOSEDGECLK_20MBEGINIFRESETBEGINCLK_10COUNTER16D29/大于两公里的时候BEGINDISTANCE_ENABLE1D1/输出DISTANCE_ENABLE信号ENDENDENDMODULE/时间计费模块/MODULEFEESHICLK,RESET,FEEINPUTCLKINPUTRESETOUTPUT150FEE/输出的费用REG150FEEALWAYSNEGEDGERESETORPOSEDGECLK/异步复位BEGINIFRESET/低电平有效BEGINFEE16D0ENDELSEIFFEE304D9/费用的低四位是不是计到了9BEGINFEE304D0/计到9清零IFFEE744D9BEGINFEE744D0IFFEE1184D9BEGINFEE1184D0IFFEE15124D9BEGINFEE15124D0ENDELSEFEE1512FEE15121D1ENDELSEFEE118FEE1181D1ENDELSEFEE74FEE741D1ENDELSEFEE30FEE301D1/费用的低四位没有计到9加1/ENDBEGINEND/ENDALWAYSENDMODULE/里程计费模块/MODULEFEEMOKUAICLK_1,RESET,FEE,EN,STARTINPUTCLK_1,EN,STARTINPUTRESETOUTPUT150FEE/输出的费用REG150FEEALWAYSNEGEDGERESETORPOSEDGECLK_1/异步复位BEGINIFRESET/低电平有效BEGINFEE16D8ENDELSEIFEN1/计到9清零IFFEE744D9BEGINFEE744D0IFFEE1184D9BEGINFEE1184D0IFFEE15124D9BEGINFEE15124D0ENDELSEFEE1512FEE15121D1ENDELSEFEE118FEE1181D1ENDELSEFEE74FEE741D1ENDELSEFEE30FEE301D1/费用的低四位没有计到9加1/ENDBEGINEND/ENDALWAYSENDMODULE/总计费模块/M