[范文]-《微机原理与接口技术》课程总结_第1页
[范文]-《微机原理与接口技术》课程总结_第2页
[范文]-《微机原理与接口技术》课程总结_第3页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

一、选择题A组1如果采用偶校验方式,下列接收端收到的校验码中,(A)是不正确的A、00100B、10100C、11011D、11110、某一逻辑函数真值表确定后,下面描述该函数功能的方法中,具有唯一性的是(B)A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和、在下列逻辑电路中,不是组合逻辑电路的是(D)A、译码器B、编码器C、全加器D、寄存器、下列触发器中没有约束条件的是(D)A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器、555定时器不可以组成D。A多谐振荡器B单稳态触发器C施密特触发器DJK触发器、编码器(A)优先编码功能,因而(C)多个输入端同时为。A、有B、无C、允许D、不允许、(D)触发器可以构成移位寄存器。A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器、速度最快的A/D转换器是(A)电路A、并行比较型B、串行比较型C、并串行比较型D、逐次比较型9、某触发器的状态转换图如图所示,该触发器应是CAJK触发器BRS触发器CD触发器DT触发器10(电子专业作)对于VHDL以下几种说法错误的是(A)AVHDL程序中是区分大小写的。B一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成CVHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述,可以看成是定义元件的引脚D结构体是描述元件内部的结构和逻辑功能B组1、微型计算机和数字电子设备中最常采用的数制是(A)A二进制B八进制C十进制D十六进制2、十进制数6在8421BCD码中表示为(B)A0101B0110C0111D100023、在图1所示电路中,使_AY的电路是(A)A1B2C3D44、接通电源电压就能输出矩形脉冲的电路是(D)A单稳态触发器B施密特触发器CD触发器D多谐振荡器5、多谐振荡器有(C)A两个稳态B一个稳态C没有稳态D不能确定6、已知输入A、B和输出Y的波形如下图所示,则对应的逻辑门电路是(D)A与门B与非门C或非门D异或门7、下列电路中属于时序逻辑电路的是(B)A编码器B计数器C译码器D数据选择器8、在某些情况下,使组合逻辑电路产生了竞争与冒险,这是由于信号的(A)A延迟B超前C突变D放大9、下列哪种触发器可以方便地将所加数据存入触发器,适用于数据存储类型的时序电路(C)ARS触发器BJK触发器CD触发器DT触发器10、电路和波形如下图,正确输出的波形是(A)A1B2C3D4C组1十进制数25用8421BCD码表示为A。A11001B00100101C100101D100012当逻辑函数有N个变量时,共有D个变量取值组合ANB2NCN2D2N3在何种输入情况下,“与非”运算的结果是逻辑0。DA全部输入是0B任一输入是0C仅一输入是0D全部输入是14存储8位二进制信息要D个触发器。3A2B3C4D85欲使JK触发器按QN1QN工作,可使JK触发器的输入端A。AJK1BJ0,K1CJ0,K0DJ1,K06多谐振荡器可产生B。A正弦波B矩形脉冲C三角波D锯齿波7在下列逻辑电路中,不是组合逻辑电路的是A。A译码器B编码器C全加器D寄存器8八路数据分配器,其地址输入端有B个。A2B3C4D898位移位寄存器,串行输入时经D个脉冲后,8位数码全部移入寄存器中。A1B2C4D810一个无符号8位数字量输入的DAC,其分辨率为D位。A1B3C4D8D组1、下列四个数中,最大的数是(B)A、(AF)16B、(001010000010)8421BCDC、(10100000)2D、(198)102、下列关于异或运算的式子中,不正确的是(B)A、AA0B、1AAC、A0AD、A1A3、下列门电路属于双极型的是(A)A、OC门B、PMOSC、NMOSD、CMOS4、对于钟控RS触发器,若要求其输出“0”状态不变,则输入的RS信号应为(A)A、RSX0B、RS0XC、RSX1D、RS1X5、如图所示的电路,输出F的状态是(D)A、AB、AC、1D、06、ABA在四变量卡诺图中有B个小格是“1”。A、13B、12C、6D、57、二输入与非门当输入变化为A时,输出可能有竞争冒险。4A0110B0010C1011D11018、N个触发器可以构成能寄存B位二进制数码的寄存器。AN1BNCN1D2N9、以下各电路中,B可以产生脉冲定时。A多谐振荡器B单稳态触发器C施密特触发器D石英晶体多谐振荡器10、输入至少B位数字量的D/A转换器分辨率可达千分之一。A9B10C11D12E组1、下列编码中,属可靠性编码的是_。A格雷码B余3码C8421BCD码D2421BCD码2、下列电路中,不属于时序逻辑电路的是_。A计数器B加法器C寄存器DM序列信号发生器3、下列函数YF(A,B,C,D)中,是最小项表达式形式的是_。AYABCBYABCDACCDCBADCBAYDBCDACDBAY4、要实现NNQQ1,JK触发器的J、K取值应为_。AJ0,K0BJ0,K1CJ1,K0DJ1,K15、用555定时器组成施密特触发器,外接电源VCC12V电压,输入控制端CO外接10V电压时,回差电压为_。A4VB5VC8VD10V二、判断题A组1、MP音乐播放器含有D/A转换器,因为要将存储器中的数字信号转换成优美动听的模拟信号音乐。()2、真值表、函数式、逻辑图、卡诺图和时序图,它们各具有特点又相互关联。()3、有冒险必然存在竞争,有竞争就一定引起冒险。()4、时序逻辑电路的特点是电路任一时刻的输出状态与同一时刻的输入信号有关,与原有状态没有任何的联系()5、(电子专业作)FPGA是现场可编程门阵列,属于低密度可编程器件。()B组51、时序电路无记忆功能,组合逻辑电路有记忆功能。()2、在普通编码器中,任何时刻都只允许输入二个编码信号,否则输出将发生混乱。()3、基本的RS触发器是由二个与非门组成。()4、A/D转换器是将数字量转换为模拟量。()5、逻辑电路如下图所示,只有当A0,B0时Y0才成立。()C组1若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等。()2三态门的三种状态分别为高电平、低电平、不高不低的电压。()3D触发器的特性方程为QN1D,与QN无关,所以它没有记忆功能。()4编码与译码是互逆的过程。()5同步时序电路具有统一的时钟CP控制。()D组1、时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。()2、D触发器的特性方程为QN1D,与QN无关,所以它没有记忆功能。()3、用数据选择器可实现时序逻辑电路。()4、16位输入的二进制编码器,其输出端有4位。()5、时序电路不含有记忆功能的器件。()三、填空题A组、数字电路按照是否有记忆功能通常可分为两类组合逻辑电路、时序逻辑电路。、三态门的三种状态是指_0_、_1_、_高阻_。、实现A/D转换的四个主要步骤

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论