[硕士论文精品]超深亚微米集成电路可制造性验证与设计技术研究

羔壁曼茎型堕兰堡堡兰垫茎摘要当集成电路生产工艺发展到纳米级时，利用现有的曝光设备248NM和193NM，由于所谓的光学邻近效应，集成电路制造厂商已经无法制造出满足电路功能要求的产品。在波长更小的光刻系统出现前，为了能利用现有设备解决集成电路的可制造性问题，工业界提出了对掩模作预失真光学邻近校正和在掩模上加相位转移模移相掩模等的掩模校正方法。这些校正方法的基本目的都是为了在已有的生产工艺设备基础上制造出更小的特征尺寸，以使硅片上得到的图形和设计的版图相一致。然而，由于在当前的集成电路设计流中，在设计出的版图送到制造厂商前，电路的设计者并没有考虑版图对光学邻近校正和交替移相掩模的友好性问题，这使得版图中的一些图形由于周围条件的限制，如无法充分进行光学邻近校正，无法进行交替移相掩模的处理等，从而使得版图设计即使进行了校正处理，还存在大量光刻故障的可能性。因此，为了提高成品率，对版图的可制造性验证就是非常必要的工作。由于光学邻近校正和交替移相掩模已经成为最主要的掩模校正方法，因此本文主要针对这两种方法进行可制造性的验证和设计。本文主要包括两部分，第一部分主要介绍了光学邻近校正的原理，光刻模拟算法和光学邻近校正的实现，并且基于软件NANOSCOPE对一些进行过光学邻近校正处理的设计进行可制造性检查，并对结果进行总结。第二部分针对由传统方法设计出的版图不能满足交替移相掩模要求的问题，介绍了一种基于标准单元的交替移相掩模可制造性验证与设计的算法，包括针对暗场和亮场两种不同环境版图的算法。用这种方法对版图进行检查，可以找到标准单元版图中不满足交替移相掩模要求的版图图形，并给出修改的建议，使得修改后的版图满足交替移相掩模的可制造性的要求。关键字可制造性验证分辨率提高技术光学邻近校正交替移相掩模分辨率提高技术塑型堕竺丝坚塑蔓ABSTRACTASTHEICMANUFHCTURINGPROCESSDEVELOPSFROMSUBMICRONTOVERYDEEPSUBMICRONVDSMTECHNOLOGIES，WITHCURRENTLITHOGRAPHYTOOLS248NMAND193NM，FOUNDRIESCANNOTMANUFACTUREPRODUCTSTHATDESIGNSWANTBECAUSEOFSOCALLEDOPTICALPROXIMITYEFFECTOPEBEFOREMOREADVANCEDLITHOGRAPHYTOOLISPRODUCED，INORDERTOUSECURRENTTOOLSTOMANUFACTUREVDSMIC，RETICLECORRECTIONMETHODSSUCHASPERTURBINGTHESHAPEVIAOPTICALPROXIMITYCORRECTIONOPCORTHEPHASEVIAPHASESHIFTINGMASKSPSMOFTRANSMITTINGAPERTUREINTHERETICLEAREPROPOSEDBYTHEINDUSTRYTHEBASICPURPOSEOFTHESECORRECTIONMETHODSISTOMANUFACTURESMALLERCDSUSINGEXISTINGEQUIPMENTSANDTOPRESERVEFUNCTIONALCORRESPONDENCEBETWEENTHEDESIGNEDCIRCUITANDTHEMANUFACTUREDCIRCUITHOWEVER，INCURRENTDESIGNFLOW,DESIGNERSDONOTCONSIDERWHETHERDESIGNSAREFRIENDLYTOOPCBEFORETHEYARESENTTOFOUNDRIESINFACT，ALOTOFFEATURESINSUCHDESIGNSCANNOTBECORRECTEDENOUGHBECAUSEOFMANYFACTORSSUCHASTHECONSTRAINTSOFENVIRONMENTSSOEVENTHOUGHSUCHDESIGNSARECORRECTED，MANYLITHOGRAPHICERRORSSTILLEXISTSOINVDSMSEMICONDUCTORDESIGNANDMANUFACTURING，THEESTIMATIONANDVERIFICATIONAFTEROPCARENECESSARYTHEPAPERISFORVERIFICATIONANDDESIGNOFMANUFACTURABILITYOFOPCANDPSMASTHESETWOWAYSHAVEBECOMETHEMOSTIMPORCANTCORRECTIONWAYSTHEREARETWOPARTSINTHEPAPER，THEFIRSTISABOUTTHEPRINCIPLESOFOPC，LITHOGRAPHYSIMULATIONNGOFITHMS，OPCIMPLEMENTATIONANDBASEDONNANOSCOPE，AVERIFICATIONTOOL，SOMEVERIFICATIONTOCORRECTEDDESIGNSAREIMPLEMENTEDTHESECONDISABOUTVERIFICATIONOFALTERNATINGPSMMANUFACTURABILITYANDTHISPARTINTRODUCESANEWMETHODBASEDONSTANDARDCELLSTORESOLVETHEPHASECONFLICTS，INCLUDINGFORDARKFIELDANDFORCLEARFIELDTHEMETHODHASTHECAPABILITIESOFVERIFYINGSTANDARDCELLLAYOUT，LOCATINGFEATURESWITHPHASECONFLICTSANDGIVINGOUTSUGGESTIONFORMODIFICATIONKEYWORDSMANUFACTURABILITYVERIFICATION；OPTICALPROXIMITYCORRECTION；ALTERNATINGPSMRESOLUTIONENHANCEDTECHNOLOGY浙江大学硕学位论文第一章绪论11集成电路设计与制造技术的发展111集成电路发展概况信息产业是21世纪世界经济的主导产业和支柱产业。微电子产业是信息产业的基础，它影响面广，后续产业链长，具有极为重要的战略地位。更有学者把半导体工业总产值与国民生产总值之比达05作为人类进入信息化社会的标志。由此可见微电子产业的发展水平已成为衡量一个国家综合国力的重要标志之一，集成电路产业也成为当今世界发展最为迅速和竞争最为激烈的产业。从1985产生第一个晶体管开始，集成电路技术直以极其高的速度在发展。INTEL公司的创始人之一摩尔MOORE预言，IC的集成度每个微电子芯片上集成的器件数，每隔2年左右的时间就翻一番。同样，由集成电路发展的历史来看，它的制作工艺中的特征线宽，则相对应的每过一代缩小30。过去的几十年以来，集成电路的发展几乎完全按照摩尔定理，根据乐观的估计，这样的发展的势头还要维持10到20年1。以最为常见的个人计算机的微处理器为例，INTEL公司生产的32位微处理器PENTIUMLV，其芯片内集成的晶体管数目已经达到4000万以上。目前商业化半导体芯片制造技术的主流已经达到018P,M的线宽，预计今后将很快发展到013J_UN甚至01UM以下。从表卜1中我们可以清楚看到随着制造工艺不断提高，线宽迅速减小，芯片上集成的晶体管的数目不断增加，芯片面积不断增大。年份2001200220032004200520062007硅片陋积300300300300300300300光刻尺寸NM90756553454035最终尺寸NM65534537322825晶体管数G6987110138174219276电源电压VJJ，口I，0，口9O9口，时钟频率MHZJ6842317丑088Z9905173五631E739表卜1CMOS工艺发展趋势ITRS2001112集成电路设计技术的发展集成电路的快速发展离不开集成电路设计技术的支持。经过几十年的不断发展，目第一章绪论前超大规模集成电路的设计流程大致如图卜L中集成电路设计部分所示。在目前集成电路所处的阶段看来，在整个设计过程中，版图设计或称为物理设计PHYSLCALDESIGN是至关重要的一环。因为电路版图是集成电路设计者和集成电路生产厂家两者的唯一联系方式。一般来说集成电路行业的分工是，设计者完成从系统规范说明到用自动化的设计工具提取出电路版图，而生产厂家完成余下的集成电路制造过程。生产厂家只是按照设计者的电路版图来制造电路，他们的目标是生产的电路完全符合设计者提供的电路版图。集成电路设计者也不用关心具体的生产过程。随着集成电路的不断发展，集成电路的集成度不断提高，特征线宽不断缩小，对电路版图精细度的要求越来越高。因此，在版图设计完成后的版图验证也日益显得重要。版图验证就是要保证集成电路设计者所设计的电路版图的可生产性，验证的规则一般是由生产厂家向设计者提供的。随着集成电路朝着超深亚微米方向发展，集成电路设计对自动化工具和计算机辅助设计技术工具的依赖性也不断加大。和目前集成电路的制造工艺水平相比较，现在的设计技术落后大约两代的发展水平。因此，设计技术很可能成为制约集成电路技术进一步发展的瓶颈。113集成电路的制造工艺及其发展从集成电路的设计到掩模版的制造，最后到芯片的生产，图11描述了这一集成电路芯片设计生产的传统流程。每一过程欠包含了若干处理步骤，各处理过程与处理步骤之间相互约束，相互配合，保证了芯片设计生产的顺利完成。精密复杂的芯片制造过程保证了集成电路芯片的高性能与高成品率。一般来说，芯片的制造过程主要包括氧化工艺、光刻工艺和掺杂工艺。其中光刻工艺是比较重要的一个环节，它是将光复印图像与材料的腐蚀相结合的一种表面精细加工技术，主要包括氧化、涂胶、曝光，显影、腐蚀和去胶等等步骤。光刻过程的任务是实现掩模版上的图形到硅表面各层材料上的转移。2】在芯片制造工艺流程中，产品的质量由大量的工艺过程参数所控制，例如掺杂浓度、沟道长度、衬底形状和寄生效应、以及层与层之间的绝缘层厚度等等。要获得一个合理的设计结果，在设计过程中必须考虑这些工艺过程参数，同时在制造过程中必须控制这些工艺参数的稳定性并和设计过程保持一致。但是由于问题规模的扩大，尤其是电路特征尺寸的减小，使得保持制造工艺参数的稳定性和一致性越来越困难，因此制造工浙江人学0；士学位论文第一章绪论集成电路设计掩膜版制造硅片生产图11芯片设计生产流程艺的特点将越来越大的影响物理设计阶段所采用的设计方法。目前，已经有许多物理设计方法在版图设计时考虑了一些制造工艺因素，如系统误差、照相投影中的随机效应、随机的点缺陷和掺杂离子效应等。当前集成电路有两个发展方向，一是依靠加工特征线宽的不断缩小使集成密度和速浙江大学顺。学位论文第一帚绪论度不断提高，功耗不断降低，以制作出功能更强、性能更好、用途更广的IC芯片二是朝系统芯片SOCSYSTEMONCHIP的方向发展3，即单一芯片的功能日趋强大。但是不管集成电路的发展方向如何，它都离不开集成电路工艺的发展。根据按比例缩小原理SCALINGDOWNPRINCIPLE，特征线宽越窄，在电路器件的面积减小的同时它消耗的功率也随着降低，整个IC电路芯片的工作速度也相应越来越快。因此，集成电路工艺都以特征线宽作为其发展的标志。现在集成电路的生产工艺已经可达到010微米的水平，并且有进一步缩小的趋势。采用光刻机对载有集成电路版图的掩模进行光刻是目前集成电路制造工艺的主要手段，光刻过程的任务是实现掩模版上的图形到硅表面各层电路材料上的转移4。图卜2是集成电路生产过程中，光刻工艺过程所用的光源与制造的特征尺寸之间的关系及发展趋势。O图I2关键尺寸和光刻光源坡长随着集成电路技术的不断进步，半导体制造工艺面临着越来越艰巨的挑战。对芯片制造流程和代价的考虑将越来越大的影响到VLSI的设计流程，尤其是对物理设计产生极大的影响，传统的芯片设计生产流程不断地被补充与改进。现在的物理设计不仅要继承上层功能、逻辑和电路设计所输出的结果，而且要综合考虑在制造阶段面临的工艺条件的约束，我们称之为可制造性版图设计，在整个设计流程中这种物理设计方法所占的比重将迅速增长5】。浙江大学颁士学位论文第一辛绪论L。2超深泛微米集成奄翳的可翻造缝淹题1。21超深亚微米光刻工艺中的光学特性图13是光刻系统的示意豳，从中可以清楚着出，光刻过程实际上是光源投射的光线透过掩横版在硅片上成像的过程。在影响芯片制造过程的工艺参数中，光刻系统的光学特牲燕霉重要夔T|曩狴，英审光滚粒投性、投影毙筑党渡波长黧投影光靛穗予度等等都是关键的光学参数。因诧，辩要准确选择、严褥控制光刻系统鲍各壤参数，隘傈证芯片的陛能与成品率。图13光刻机系统示意图投影光透过掩摸蚕形蜃传播到硅片上，掩摸翳形澍光波来说，鞠巍予传搔路线上的障褥，觚霹在硅片上褥弱每撼模圈形裙关蘸竞翔灏形。裰疆蠢滚褥瓣秘予涉兹纛莲，光波通过掩模版时将发生衍射，掩模版不同位置之阍的光波还要发生干涉，因此实际投射到硅片上的光强分布是这贱衍射光波的迭加效果，它与掩模图形并不魁完全相同的。根掇光波衍射原理，当障褥的尺寸远大于光波波长时，由衍射产嫩的图形偏差可以惫路不谤。氇裁是浚，警楚模敝嚣澎尺寸囊裁魄鼹豹特锺足寸远大子是蘩漫长霹，硅片上光刻图形与掩模版圈形基本相簿。僵在深藏微米工艺下，集成电路的特征尺寸在018UM旗至O15PM以下，巴经接近甚至小于光刻波长，在这种情况下，光波的衍射效果将非常明显，硅片上光刻阁形与掩模版图形之间的偏差不再可以忽略不计。随着集成毫爨特蒌尺寸不瑟避减，J、，蕊背集残密度不颤蟪援燕，这秘光刻墨形黝变澎与偏差交褥越采越严重，开始成为影响芯片往能稻成晶率静鬟簧因素F23。萱篓童孽塑壁壁垒塞釜薹整鎏T22光学邻近效应OPTICALPROXIMITYEFFECT在超深亚微米工艺中，由于光刻过程光波衍射的显著影响，在硅片上投影得到的光刻蹰形与掩模版图形并不完全相同，甚至存在较大的差异，如图14所示。圈L4018M工艺下设计图形和光刻图形这种投影图形的变形与偏差会直接导致刻蚀得到的电路在电学性能甚至功能上与联设诗要袁不撼窃台。黪剿黪，在霆影秘互L骚逐戆嚣位，垂手巍波予涉霹戆麓终雳骥黧，圈搿偏差会相对较大，例如在线段顶端和圈形拐角处偏差就毙较明显。丽这些图形部经往往是对电路的电学一腱能和电路功能起关键作用的地方，从而影响了整个芯片的性熊，甚至导致设计结果的失败。这种由于光波衍射和相邻图形光波之间干涉而使光刻图形与掩模圈形产生偏差，扶藤馨致电路性能秘功髓发生误差霸错误的散暴就穗为光学稳J霾效应OPEOPTICALPROXIMITYEFFECT圈【7】。褥在实际光裁工艺J筵撩中，这耱竞学稳遴效应怒不可避免的，因此必须采取相应的措施来尽可能地减小掩模图形光刻到硅许上时阌形的变形与偏差，以保臌制造所得芯片的一睦能和获得满意的成晶率。I2。3越深耍徽寒集成毫夔麴可翻逡健霹逶对于超深亚微米集成电路翻造过程中骶嬲现光学畸变润越，拳术界和工、韭界普遍议为，在超深亚微米集成电路的制造过程中可以使用以掩模补偿技术为主的光刻分辨率增强技术RESOLUTIONENHANCEDTECHNOLOGY来解决光刻过程中出现的此类问题。从已有懿浚糕来看，扶025搬米起懿下凡代集成惑雅制造工艺都将会依赖于掩摸偿按术【83【9J10，穗模馁技术将或为超深甄徽涞集藏电路O25徽涞潋下工艺鬟三产过程中邀必经的关键工序，肖学者大胆地预测邋一现象将会持续10年之久11。在相闹的生产条件下使用掩模补偿技术现有的光刻设备能制造出具有爨小特征尺寸线条的祭成遣。路。6浙江人学顺【学位沦义第一章绪论目前的研究结果表明，掩模补偿技术基本上有两种形式L改变掩模图形OPCOPTLCALPROXIMITYCORRECTION2改变掩模相位PSMPHASESHIFTINGMASKS。两种技术的目的都是为了在已有的集成电路生产工艺设备基础上制造出更小的特征尺寸，且制造出的电路和设计的电路在功能上保持一致。OPC的基本做法是，根据光学设备的参数和实际光刻结果的攀蠼对整搓置出垂型丝笪燕正，从而减小由于光的衍射和光刻胶曝光显影蚀刻后带来的固垄J堡丝塞基的理应。PSM的基本作法是在掩模生产过程中在掩模的某些特定区域加上一层180度，90度或其它度数和一定透光率的移相膜，从而使得硅圆片上关键图形边缘的光场衍射可以相互抵消，保持图形轮廓的清晰度。然而，对于OPC的校正方法，版图设计即使通过了DRC并经过OPC校正处理后，还是存在着大量光刻故障的可能性12。由于在当前的设计流中，版图的设计者并没有考虑设计的OPC友好性问题，从而使一些版图图形因空间的约束而不能进行充分的OPC校E处理。同时由于物理因素的局限有限带宽系统等，硅片上的印刷图形不完全等同于设计，加上生产条件如离焦，曝光强度等的随机偏差，可制造性问题一直困扰着超深亚微米集成电路的生产，目前在校正通过的情况下，一般专用集成电路的成品率在LO是很普遍的现象。对于AITPSMALTERNATINGPSM，PSM的一种，第四章详述的校正方法，由于这种方法需要在关键版图图形的两侧放置相位转移膜，因此对版图图形之间的关系存在一定的约束条件，而经传统方法设计的版图不可能满足这种要求，因此必须对版图进行AITPSM可制造性检查，找到不能进行相位分配的图形并修改它，使得修改后的版图能够满足AITPSM可制造性的要求。因此可以说，在超深亚微米集成电路的设计和生产中，对其进行可制造性的验证和设计是非常必要的。LI3本文的选题意义及其研究内容131本文的选题意义当集成电路发展到超深亚微米时代，电路的可制造性问题变得越来越突出。厂商的设计即使通过了FOUNDRY的设计规则，如某不经过一些特殊的掩模处理技术，其成品率将会非常低。学术界和工业界普遍认为，在超深亚微米集成电路的制造过程中可以使用以掩模补偿技术为主的光刻分辨率增强技术来解决电路的可制造性问题。世界上一些著名大学和知名的企业已经进行了比较深入的探讨和研究，并有相应的研究文章发表1314。从已有的资料来看，从025微米起的下几代集成电路制造工艺都将会依赖于掩模补偿技术。浙江大学硕L学位论文第一章绪论从目前集成电路制造工艺来看，在025微米及其以下制程，0PC技术都得到了广泛的使用。在TSMC，UMC，SMIC等著名的FOUNDRY都有OPC部门对设计进行校正处理。一些著名的EDA软件供应商如SYNOPSYS，MENTOR等也都有比较成熟的0PC软件。然而，FOUNDRY在生产中发现，设计即使通过了0PC的校正，其成品率仍然达不到理想的水平。事实上，由于光学邻近校正涉及到测试图形的覆盖率，模型的精确性针对MODELBASED0PC等一系列问题，使得经过0PC处理的设计还要面临可制造性验证的问题12。目前在业界，0PC校正之后的可制造性验证问题得到了比较广泛的重视，也有相关的文章发表，但是EDA界还没有提供成熟的验证软件。当集成电路制造工艺发展到100NM以下移相掩模将成为必须的掩模补偿技术。特别是在65NM及其以下技术节点，交替移相掩模技术更是必不可少。然而，由传统设计流设计出的版图没有考虑到交替移相掩模的适用性问蹶，因此，必须对其进行ALTPSM的可制造性检查，找到存在相位冲突的版图图形。目前，业界对交替移相掩模的研究还停留在理论水平。当前，集成电路产业已经被我国作为一项重要产业来发展上海和北京等地已经建立起一批工艺水平在O18一O25微米的超深亚微米集成电路生产线，90纳米和65纳米的工艺也在研究中。然而国内还缺乏对VDSMIC的可制造性问题的研究，更不用说相关软件的开发，因此探索和研究超深亚微米集成电路可制造性问题对于国内FOUNDRY提高成品率和进入纳米级集成电路的批量生产都具有重要意义。132研究内容超深亚微米集成电路的可制造问题是个比较宽泛的概念，它不仅涉及到版图的设计和物理验证，更可以延伸到电路的构架和行为的规格范围方面。本文主要针对掩模的补偿技术光学邻近校正和交替移相掩模技术的验证进行研究，主要包括以下两个方面1OPC校正的实现和POSTOPC的可制造性验证。OPC校正的实现包括校正流和不同实现策略的研究。POSTOPC的可制造性验证研究是基于软件NANOSCOPE对一些经过OPC处理的超深亚微米集成电路版图进行验证研究，包括测试图形的生成，数据的采集，光学模型的建立和验证，并对一些设计进行检查；2纳米级集成电路AITPSM可制造性验证的算法研究，在现有设计的规则的基础上，提出适用于AITPSM的设计规则；提出了一种基于标准单元的AITPSM可制造性验证的算法，该算法能应用于亮场和暗场两种不同的环境。鲨塑兰兰塑生兰塑兰笙苎一一笙三兰堂型丝互些查型堡第二章光刻校正技术理论21一些基本理论现代VLSI电路由各种工艺技术来实现，其中光刻环节最为关键15。对日益减小的特征尺寸和日益提高的封装密度，主要通过提高光刻装置中透镜系统的数值孔径来满足。多数光刻透镜的性能都受限衍射的，确定这种容限的三个变量是透镜数值孔径_、曝光波长X和曝光光束的相干性G。要确定受限衍射系统的最小分辨率W和焦深DOF,DEPTHOFFOCUS，瑞利准则无疑是最好的度量方法。分辨率W，即光刻系统可以刻出的最小特征尺寸WK，三21NA式中NA投影光学透镜的数值孔径NUMERICALAPERTURE，其物理极限是L_0，实际的最大值在075085之间15。X曝光波长，其发展趋势见表21所示。表2L光学技术与特征尺寸关系光学技术特征尺寸248NMMERCURYXENONLAMP180250NM248NMKRYPTONFLUORIDELASER130180NM193NRPARGONFLUORIDELASER100130NM157NI芏LFLUORINELASER70100NM134NMEXTREMEUV5070NLILK工艺因子，取决于透镜偏差和其它多种因素的条件系数，其理论的最小值为025。在目前使用的光刻设备中，它一般在05到10之间。一个透镜的数值孔径定义为图像N所成锥角的12的正弦，即出F。NASIN兰222如图21所示，其中D，是图像所在位置到透镜平面的距离，同样可以定义物体一侧的数值孔径，不过需要考虑透镜的缩小因子。对于方程21所得出的最小特征尺寸，其焦深DOF可由方程23给出。，DOFK，二23。A方程23中的条件系数如，同样根据透镜偏差和工艺因素来确定。通常也在宣塑型兰堑坠兰竺丝二L一塑三兰垄型壁互垫查些笙05到10之间。所谓焦深就是产生清晰图像的调焦范围，超出此范围，产生的像就会模糊不清了。2一1式说明了提高分辨率有三种方法减小曝光波长L，增大数值孔径删，妙I图21透镜数值孔径的定义减小岛的值。但根据方程23可以看到减小波长、增大数值孔径会减小焦深。而光刻是把掩模上的图形转移到覆盖在硅片上的光刻胶上，当焦深减小到所要求的最小焦深范围以外时，就难以使准确像面与硅片上抗蚀剂层表面完全吻合，因而就会使产生的图形线条粗细不一，甚至分辨不清。所以，提高分辨率是以牺牲焦深为代价的，这两者之间相互矛盾。特别是对于NA来说，因为DOF与CA之间是倒数平方关系，对于高NA的光刻系统，DOF则变得非常小。而DOF与波长之间是线形关系，影响相对较小。式2一1和23中消去NA得到2DOF等；，24KA从式24中可看出在参数霸、也以及分辨率舻相同的情况下，波长X越小，焦深越大，这样可通过减小波峰来增加焦深。另一个增加焦深的方法是减小岛的值，由于DOF与KI的平方成反比，故KI的作用是很大的。在光刻过程中，由于也是一个由光刻胶所决定的参数，光刻胶一旦选定，恕就是一个固定的值，因此当光刻系统所采用的光的波长经给定，在一定的情况下要增大焦深，主要的方法是通过减小岛来实现。1090807_06O50403。淋1、_IL_、9801985F990199520002005201020152020YEAR圈22KL的变化趋势LO童坚查堂黧兰堂些篓兰一。笙三雯盎型墼至垫查些婆22光刻系统简介嚣IT在集成邀鼹生产过程中魇镬曩戆光袤L援示意墨大致鲤强23爨示16。光刻在整个生产过程中的作用就是完成从电路版图从掩模到硅片表面的转移。光刻机主要有光刻光源、聚光透镜组成成像光源，掩模作为原像，通过成像透镜组，成像在硅片表面。图23光刻系统涿意图2。3必襄L校正技术舀前，常用的光刻矫芷技术主要包括光举邻近矫IEOPC、移相掩模PSM和鞲韵图形与伪图形ASSISTANDDUMMYFEATURES。231光学邻近校正技术光学邻近矫正主要是改变原芯片掩模版图形的形状来减小光刻图形的偏差。针对不同的图形变形情况，遇害会采用不阉的形状改变策略。现在已经有一些比较实用的策略，如对线条宽度交纯酌情况可以改变掩模舨上的线宽，对线端交短靛毒况弼以加入锤头HAMMERHEAD，对拐角变圆的情况可以加入衬线SERIF等等。采用OPC矫正，原芯片掩横版蚕形只是形状发生了改变。现在采用的OPC通常被分为两大类基予甄则的方法RULESBASEDOPC和基予摸型的方法MODELBASEDOPC。I工夫学联亡学位论叟第二章光L控正技术避瓷231。L基于规则的光学邻近校正捺于规则的方法，需薅事先建立矫正规则数据库，实际处迥中只需通过查找数掘库便可以得到矫正数据实现对掩模版图形的矫雁。因此这种方法谯处理大规模集成电路芯片时遮度更快，功能燹强。蕊有的基于援刚豹光学邻近矫正方法流耩蒸本稿嗣，如黉24所示。各静方法在规则桊测、规则库数据内容和数据组织等方糊采取了不同的策略。下面从这几个方面概述臣亟亟巫口图24基于规则嬲0PC漉程现商算法的处理策略。一规则类型餮琵矮翼L类型戆选褥蠹接决定了光学楼遮校正娃理夔复杂发秘准确毪。瑗鸯翁论文中介绍了一些常用斡娥刘，总体上可以分为一维和二维两大类。图25是几种一维规则的图形17，通常只考虑待校正目标图形及萁环境图形在一维方向上的参数。图26是几种二维规则的图形，通常要考虑图形在二缎方向上的参数。豳27是一些细化的规则鹫澎，与其缝援刘稚魄较，英基本思想是羧酶。规对瘴数据鹣来源规则库中存储的数据可以通过光刻光学模型的模拟而获得1819，或者通过提取光刻宓验数据而获得20，当然也可以通过将两种方法混合应用而获得。利用光刻光学模型盼模拟获褥数据的方法，一方蘧所褥数据的准确性受到模拟模溅糖壤麴影稳，因蘧曩簧德释是够辜霪确豹是学摸鬃寒傈涯数摇匏撩确注，警然无谂选耩蠢种模型，近似性总是不可避免的；另一方面所选模型越精确，模拟的过程也会越复杂，消耗越多的时间和空间。因此在精确度与时间空间代价之间需黉做出权衡。此外光学模拟的过程通常都需要花赞较长的时间，因此光学模型模拟的方法需要一定时间的投入。浙江大学硕二卜学位论立第二章光刻校正技术理论通过光刻实验获得数据的方法可以保证数据与实际生产情形相吻合，但是必须进行大量的实验来得到足够多的规则库数据，因此成本较高。由此可见，将上述两种方法混合，选择较精确的光学模型进行模拟，同时配合进行适量的实验，通过实验校正模拟模型，综合实验数据和模拟数据，可以发挥各自的优势从而相对较快地获得足够准确的规则库数据内容。三规则库数据的组织可以选择不同的形式组织规则库数据，不同的组织形式会直接影响数据库应用时查找数据的算法、查找的效率和查找所得结果的精确度等等。有些算法以区间形式记录描述掩模版图形的参数17。采用区间的形式，在规则库的建立过程中将根据矫正结果将描述掩模版图形的参数进行区间的划分，也就是说当矫正结果接近时，其对应的输入掩模版图形参数归并于同一区间。在查找规则库进行矫正时，将掩模版图形的实际参数对号入座获得矫正结果。这种形式的规则库，查找矫正的处理过程相对简单，但是建立规则库的过程需要增加参数区间化的步骤，增加了一定的复杂度，而且矫正结果的精度相对不高。有些算法以离散点形式记录描述掩模版图形的参数192122。采用离散点的形式，在规则库的建立过程中只需要获得足够多的离散的掩模版图形参数点对应的矫正结果。在查找规则库进行矫正时，如果掩模版的实际图形参数与规则库中某参数完全一致，则可以直接得到矫正结果；如果掩模版的实际图形参数不能与规则库中任一参数完全吻合，则需要通过近似，或者线性插值、高阶插值根据规则库中的数据拟合得到矫正结果。这种形式的规则库，建立的过程只需要计算有限点，比较简单，而且结果的精度相对较高，但是查找矫正的过程中需要进行查找、判别和插值等等处理，操作比较复杂。有些算法以表达式或关系式的形式记录描述掩模版图形参数与矫正结果间的关系1820。采用表达式或关系式的形式，在规则库的建立过程中首先需要获得足够多的数据，然后需要对所获得的数据进行分析与计算拟合，从而得到描述掩模版图形的参数与矫正结果及光刻工艺条件参数之间的表达式或关系式。在进行矫E时，只需要将掩模版图形的实际参数带入相应的表达式或关系式中计算，就可以得到矫正的结果。这种形式的规则库，矫正过程非常简便，但是规则库建立的过程比较复杂，需要获得较多的数据并对数据进行拟合处理，而且结果的精度相对不高。浙江大学顺十学位论文第二章光刻校正技术理论雾G1雾GO蓁菱錾羹线规则薹S1霾艄，2羹鋈图25一维规则图形图26二维规则图形戮B盘鑫垦耧雾J霾J凹凸凹凸凹凸凹短线端长线端短角长角图27进一步细化的规则图形2311基于模型的光学邻近校正基于模型的方法，需要事先选择适当的光学模型，实际处理中利用光学模型模拟光4浙江大学硕士学位论文第二章光刻校正技术理论刻成像的过程，实现对掩模版图形的矫正。因此这种方法需要消耗较多的时间和空间但是矫_F结果的精确度较高。现有的基于模型的光学临近矫正方法流程基本相同，如图28所示。各种算法在空间成像模拟方法、评价函数的选择和优化算法等方面采取了不同的策略。下面从这几个方面概述现有算法的处理策略。一空间成像模拟空间成像模拟是基于模型方法的基础，它将利用光学模型模拟特定光学参数条件下掩模版光刻后在硅片上的成像情况，在这个处理过程中需要考虑光刻、光刻胶空间成像、光刻胶腐蚀等等实际过程。因此需要一个既准确又快速简单的光学模型来描述掩模版光刻成像的全过程。有些算法采用HOPKINS方程建立模型模拟光刻机的成像机制2324。这样建立的模型光学意义较强，计算结果较精确，但是成像模拟计算复杂，所需时间较长。另一些算法将一组基于特定物理模型的KERNEL组合为模型2526，光刻成像通过计算各个KERNEL与版图图形的卷积加权和而获得，各KERNEL对应的卷积权重可以根据实验数据而确定。这样建立的模型成像模拟的过程简单快速，而且可以通过控制KERNEL的数量以及卷积权重数值使模型与实验数据相吻合，但是其光学意义较淡，而且计算结果存在一定的近似性。二评价函数评价函数是评价硅片上光刻所得图形与期望图形之间符合程度的重要标准。现有算法通常选择光强数值或者光强梯度作为评价函数。所谓光强数值评价标准是指选择在硅片上光刻成像的光强分布与期望图形的光强分布之间的差异作为评价函数。在选用此评价函数时，需要对硅片上光刻胶的曝光闽值做近似处理，因此判断结果具有一定的近似性。所谓光强梯度评价标准是指选择在硅片上期望图形边界处光刻成像的光强变化梯度作为评价函数。在选用此评价函数时，主要保IILI7图形边界分明，而默认了边界以外的区域无异常情况。三优化算法优化算法是整个基于模型方法的关键部分，它将调用空间成像模拟和评价函数，采用一定的策略来对掩模版图形进行调整，最终得到优化的版图结果。常用的方法有分支浙江大学颂士学位论文第二章光刻校正技术理论图28基于模型的OPC流程定界整数规划算法24、模拟退火算法24和遗传算法27等等。232移相掩模校正技术相位转换掩横版主要是改变透过原芯片掩模版图形的光线强度、相位、振幅等来减小光刻图形的偏差。通过控制光线的这些物理量，可以利用光的干涉来影响硅片上的成像图形。采用PSM，通常会有两个掩模版，一个是原标准的透光掩模版，另一个是附加的可改变透光光波某些物理参数的掩模版。目前常用的PSM可以分为两类交替交换的PSMALTEMATINGPSM和光强削弱的PSMATTENUATEDPSMA2321交替移相掩模技术交替变换的PSM是将传统的掩模版上透光部分图形分配以不同的相位。这种方法需要对掩模版图形进行相位的分配，同时调整部分图形的位置，工作量较大。因此目前理论领域注重对此方法的研究。图29是相位转换掩模版提高光刻图形质量的示意图。6浙江火学顺士学位论文第二章光刻校正技术理论图29常规掩模和移相掩模光学衍射比较2322削弱移相掩模技术光强削弱的PSM是用具有相反相位部分透光的图形代替传统的掩模版上不透光的部分。这种方法对掩模版的修正工作较简单，但需要通过实验确定部分透光的百分比数值。因此目前工业界多采用此种方法29。233添加辅助图形与伪图形的校正技术28辅助图形的加入主要用来提高光刻的聚焦深度性能，也可以减小图形的偏差。其尺寸较小，在硅片上是不可打印的，虽然与原掩模版图形不相交但与这些图形的距离通常在OPE影响范围之内，因此需要在光刻矫正技术中考虑。，伪图形的加入主要用于平衡版图上图形的密度分布，提高芯片生产工艺中硅片处理的整体一致性。其尺寸是可以打印的，而且与原掩模版上关键图形的距离通常较远，但是在一些长波长影响的工艺处理中也可能使光刻图形产生偏差，因此也需要在光刻矫正技术中加以考虑。234光刻校正技术面临的问题将光刻矫正技术应用于实际芯片设计时，仍然面L临许多需要解决的关键问题，以保证其可行性与有效性。主要的问题可以概括为以下几个方面I几种光刻矫正技术的选择与综合利用。上文概括描述了几种光刻矫正技术，每种方法采用不同的策略实现相同的目标A这些方法各有优劣，在实际应用中通常综合利用。因此需要协调彼此之间的影响，发挥每种方法的优势，以取得最佳的优化结果。JI数据的有效处理30。浙江大学硕L学位论文第二章光刻校正技术理论上文提到的各种光刻矫正技术的处理对象都是整个芯片的掩模版图形。掩模版的描述文件有几种标准的格式，由于现今集成电路芯片规模的不断扩大、复杂度的不断增加，无论采用哪种描述格式，其数据量都是非常庞大的。此外，由于应用光刻矫正技术，生成的新掩模版版图形数据量将不可避免的增加。因此有效的描述、存储、处理版图数据成为影响光刻矫正技术实际应用效率的重要问题。IIIL生成新掩模版的验证3132。光刻矫正技术的应用将改变原芯片掩模版，因此需要新的有针对性的验证工具保证新生成版图的正确性和可制造性。塑堡查兰塑兰堂些堡；兰至要竺堡宴壁望第三章光学邻近校正的可制造性验证31光学邻近校正的可制造性问题在传统的集成电路物理设计流程中，需要对版图进行设计规则的检查。集成电路的制造过程，在减小芯片面积的前提下，尽可能避免由线条宽度的偏差和不同层掩模套准偏差带来的问题，从而尽可能地提高电路制各的成品率。由于受工艺过程中客观因素的限制，版图上图形的尺寸必须满足设计规则的要求。所谓设计规则是指，在考虑器件正常工作的条件下，根据实际工艺条件包括光刻特性、刻蚀能力、对准容差等和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制。设计规则主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出这些量的最小值，以防止掩模图形的断裂、接连和一些不良物理效应的出现。因此，物理设计得到的掩模图形必须经过设计规则的检查，在满足要求的前提下，才具有可生产性。光学邻近校正已经成为超深亚微米集成电路制造所必须的一道工艺。在超深亚微米集成电路的设计和生产中，版图设计即使通过了DRC并经过光学校正处理后，还是存在着大量光刻故障的可能性如图31所示。由于物理因素的局限有限带宽系统等，硅片上的印刷图形不完全等同于设计，加上生产条件如离焦、曝光强度等的随机偏差，光刻可制造性的问题一直困绕着超深亚微米集成电路的生产。OPC校正后的版图硅片上的图像图31OPC校正后光刻故障存在的示例311OPC可制造性验证的必要性近来的一些文章表明，OPC并不能修正所有的由于光学邻近效应引起的失真。1233对其进行了较详细的阐述，我们将其总结如下I基于规则的OPC方法的规则库不可能包含所有的版图图形模板，因此在许多版图环境中，改种方法并不能达到最优的效果；浙江大学颂士学位论文第五章结论与艘塑JI基于模型的OPC是迭代的过程，不能保证在有限迭代次数内收敛到最优解；随着集成电路规模的不断增大和集成电路工艺的不断发展，由于需要模拟所有掩模图形的成像情况，因此对掩模的优化在满足精度要求的前提下，还需要具有快速处理的功能。实际应用中并不需要耗费大量的时间使成像图形与预期图形完全重合，而且从光刻过程的物理数学原理出发，这种完全重合是不可能实现的。所以可以根据集成电路的实际性能要求和精度要求，适当的选择图形校正的目标函数及其迭代优化的终止条件，在有限迭代次数内收敛到次优解。III在基于模型的OPC中，制程模型对于测试模板可能是精确的，但是对于具体的版图图形的组合来说可能是不精确的IV传统的集成电路物理设计流没有考虑版图的OPC友好性问题，这使得一些版图图形由于受周围环境的限制，不能进行充分的校正V1经过OPC校正处理后的版图层已经不符合传统的设计规则，不能用传统的设计规则进行检查，必须对OPC校正后的版图层进行可制造性验证总之，由于超深亚微米集成电路版图较大的规模和制程中多种物理效应影响，使得OPC不是一个ONEPASSTHROUGH的过程，还需要对OPC校正后集成电路的光刻性能故障进行估计和验证，以保证校正后没有改变原有电路设计的连接关系，保证对所有需要校正的图形均进行了校正，保证校正后的版图图形满足成像图形的精度要求。312OPC校正后可制造性验证的内容和方法一验证内容12对校正后的版图图形进行验证，主要包括下面两个内容1确认校正后版图能在硅片上得到期望的结果；2验证OPC图案的结构完整性，保证校正后版图满足掩模制造的约束。因为在版图图形的复杂度和数据量约束下，产生理想校正是不现实的，因此必须将理想版图和模拟版图的对比放宽为一个现实的容忍值，而且容忍值应该是以特征相关的方式给出。比如门区域一般需要最紧密的容忍值，而互连特征则允许有较宽的裕度。二验证方法对于校正的掩模版图验证的方法有下面两种方法1结构验证可以采用标准的DRC过程检查最小间距、线宽及凹凸部分尺寸，可将OPC图案与原始版图比较，不同的地方就是校正的图形，任何大于最大校正值的差异就标记为错误；浙江人学硕七学位论文第五章童II论与胜望2精确验证通过模拟预测在硅片上所有特征的形状，并将预测版图与参考版图进行比较。32验证技术的研究一个典型的OPC校正后可制造验证的流程如图32所示。验证引擎由用户定义的工艺情况的光刻模型和指定的验证规则组成。通过对OPC校正后的版图进行光刻模拟，来预测硅片上实际光刻的结果，这个结果与原始图形经过比较，通过验证规则，输出错误报告。一个成熟的验证工具需要满足三个方面的要求1精确的模型2较快的模拟速度3准确的报错和强大的错误归纳能力。图32OPC验证流程示意图作者参与了一个OPC校正后可制造性验证工具NANOSCOPE的开发和评估研究。通过建立一个精确的模型和高效的检查算法，该工具能够对OPC处理后的版图进行检查，找到在硅片上出错的地方。它还能够对检查结果进行分析，把出错的地方归纳为有限数量的DRAWINGPATTERN和设计库单元，从而能够方便的对版图进行修改。该验证工具主要包括三部分光刻模型，检查规则，错误的归纳和报告34。我们将在以下部分对这三个模块进行详细的说明。321光刻系统模型一个精确反映光刻系统的模型是基于模型的光学邻近校正方法的基础16，任何光刻模型必须模拟光刻的基本步骤空间影像的形成、光刻胶曝光、显影、蚀刻最后在硅片上获得光刻胶剖面。在一个典型的光刻模拟器中，光刻模拟可由图33中三个模块浙江火学坝十学位论文第五章结论与展望来表示，即掩模的成像模块、光刻胶曝光漂白模块、光刻胶显影蚀刻模块。对于光刻过程的每一步都有专门的模拟方法，所以这些模块可以独立处理。A空间影像的形成B光刻胶曝光C光刻胶剖面图33光刻建模流程图每个模块的任务简单描述如下一掩模成像模块此模块模拟光通过光学系统和掩模的传输过程。成像模块的输出结果是空间影像，它是入射到硅片表面的光强。二光刻胶曝光漂白模块此模块模拟感光性的光刻胶的化学反应过程，以及模拟光在光学上是非线性的光刻胶里的传输过程和由于非平面剖面电场散射效应。光刻胶曝光漂白模块的模拟结果是光刻胶中的潜像。三光刻胶显影蚀刻模块此模块模拟各向同性的蚀刻过程，蚀刻速率由先前所计算的潜像决定。通过潜像中平滑变化的扩散建模，考虑了后曝光烘烤阶段。整个光刻模拟器的最终结果是光刻胶剖面。3211光刻机空间成像模型从现在制造集成电路的所采用的光刻机设备来看，光刻机成像部分实际上是部分相干光在带像差的孔径的透镜组系统中的投射成像问题。既通过光源和透镜组把掩模上的版图图像成像在硅片表面，如图34所示。光刻机光学成像系统的模型是针对某一确定的光刻机建立的。每个光刻机都有自己光学成像系统，它们的光学系统的参数互不相同，因而模型中的光学成像部分也各异，它是光刻机模拟系统对集成电路生产其他过程进行模拟的基础。羔型三查兰里生墼堡生一苎墨童墅笙复生望光源聚光镜掩模成像镜硅片图34光学成像示意图一光学成像的理论为了获得在确定光学系统条件下掩模的二维光学成像结果，可以借助统计光学中的HOPKINS公式，由HOPKINS公式可以从理论上计算出掩模上图像在透镜像平面的光强24，推导的公式如方程式31所示V，曲EER厂厂，GG；，GH厂F，GGF，GAYUG3一132其中，IF，G是空间点光强，薯Y经过二维傅里叶变换的频域值，FF，G是掩模透射函数PX，Y经过二维傅里叶变换的频域值，TFF，GG；F，G是光学系统的透射R，G；，。，G。EE以，GKFF，GGF，F，GG。DFAG33其中，JF，G是成像光源的互强度函数，KF，G是成像系统的频率响应函数，它W捌E幸Z荔SNA,。，浙江人学硕L学位论文第五章结论与展望刚捌澎笔雾NA2S，从方程式34中可以看出，成像系统的频率响应函数KF，G是两个分别以F，G和F”，G”为圆心，以NA五M为半径的圆。同样从方程式35中也可以看出，成像光源的互强度函数，培在频域空间上是一个以原点0，O为圆心，以SNA2为半径的圆。方程式33表明光刻系统函数TCC在频域上的每个元素都是这三个圆的交叠部分，如图35所示。G。N龠心誓芦硝“，烂入互光强图35光学成像系统函数TCC计算表不图从方程式33中可以看出，光学成像系统特性的毒示函数TCC是以成像光源波长WAVELENGTH、数值孔径NANUMERICALAPERTURE、I放大系数MMAGNIFICATION和光源相干系数SIGMA等一些参数作为主要的参数的。经过光源的互强度和成像系统的频率响应等中间过