第六章DSP应用系统设计

1、第六章 DSP应用系统设计一、时钟1基础知识u 晶体(Crystal)晶体谐振器的简称，是一种压电石英晶体器件，具有一个固有的谐振频率，在恰当的激励作用下，以其固有频率振荡。u 振荡电路(Oscillator)为晶体提供激励和检测的电路u 晶振(Crystal Oscillator)将晶体、振荡器和负载电容集成在一起，其输出直接为一方波时钟信号。u 锁相环电路PLL（Phase-Locked Loops）用于对输入时钟信号进行分频或倍频的电路晶体2哪些器件需要时钟u DSP CPU时钟 EMIF时钟（仅C55x和C6000系列DSP）u 串行通信器件 UART USB u 音频视频器件 Aud

2、io Codec器件 Video Decoder和Encoder器件u 3器件的时钟选项u 大多数器件片内均包含振荡电路，只需外加晶体和2个负载电容即可产生所需的时钟信号。也可禁止片内振荡电路，直接由外部提供时钟信号u TI DSP更提供多种灵活的时钟选项： 片内片外振荡器 片内PLL PLL分频倍频系数可由硬件软件配置不同的DSP时钟可配置的能力可能不同，使用前应参考各自的数据手册4时钟电路a由晶体内部振荡器 产生Internal Oscillatoru 优点：电路简单：只需晶体2个电容 价格便宜，占地小时钟信号电平自然满足要求u 缺点： 驱动能力差，不能同时供给其他器件使用频率范围小：20

3、KHz60MHzu 注意事项： 负载电容：配置正确的负载电容 C6000、C5510等DSP无OSCb由晶振(Oscillator)产生 u 优点：电路简单 占地小频率范围宽：1MHz400MHz 驱动能力强：可提供多个器件使用u 缺点：成本较高频率生产时已确定，多个独立的时钟需要多个晶振u 注意事项： 使用时要注意时钟信号电平，一般为5V或3.3V，要求1.8V电平的时钟不能选用，如VC5401、VC5402、VC5409和F281xc由可编程时钟芯片产生u 优点：电路简单、占地小：可编程时钟芯片晶体2个外部电容多个时钟输出，可产生特殊的频率值，适合于多时钟源的系统 驱动能力强：可提供多个器

4、件使用频率范围宽：最大可达200MHzu 缺点：成本较高，但对于多时钟源系统来说，总体成本较低u 注意事项：输出时钟信号电平一般为5V或3.3Vu 常用器件： CY22381（3个独立的PLL、3个时钟输出引脚）$1.4 CY2071A（1个PLL、3个时钟输出引脚）5、时钟信号电气指标u 频率u 信号电平u 时钟上升时间和下降时间u 高低电平脉冲宽度u 占空比u 驱动能力6时钟电路选择原则u 系统中要求多个不同频率的时钟信号时，首选可编程时钟芯片u 单一时钟信号时，选择晶体时钟电路u 多个同频时钟信号时，选择晶振u 尽量使用DSP片内的PLL，降低片外时钟频率，提高系统的稳定性u C6000

5、、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路，不能用晶体时钟电路u VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V，建议采用晶体时钟电路7时钟电路设计注意事项u 用被动元件滤波方式给时钟电路供电，供电电源加10100F钽电容旁路，每个电源引脚加0.010.1F瓷片电容去耦u 晶振、负载电容、PLL滤波器等应尽可能靠近时钟器件u 在靠近时钟源的地方串接1050端接电阻，以提高时钟波形的质量二、复位电路1. 复位信号的作用2. 需要复位信号的电路DSP 存储器 外围接口芯片 可编程逻辑芯片 3. 典型DSP复

6、位电路简单的RC电路复位芯片：如TPS3305, TPS3308, IMP811/812三、电源设计1DSP系统需要的电源种类TI DSP上有5类典型电源引脚： CPU内核（CORE）电源引脚 V=1.2 1.9V I/O电源引脚 PLL电路电源引脚 Flash编程电源引脚（仅C2000系列DSP有） 模拟电路电源引脚（仅C2000、C55系列DSP有）2数字电源和模拟电源3电源滤波u 旁路电容起电荷池的作用，以减少电源上的噪声u 大容量电容用电解电容或陶瓷电容，小旁路电容一般采用陶瓷电容u 通常每个电源引脚加一个旁路电容，以平滑电源的波动u 滤波电容器引脚越短越好4供电方案及器件选型5上电次

7、序aCPU内核先于I/O上电，后于I/O掉电bCPU内核与I/O供电应尽可能同时，二者时间相差不能太长（一般不能1s，否则会影响器件的寿命或损坏器件）。C为了保护DSP器件，应在CPU内核电源与I/O电源之间加一肖特基二极管6电源监视与系统监视aSVS：电源电压监视器件b主要功能：监测电源电压，当不满足要求时，产生复位信号c辅助功能：上电复位、手动复位、看门狗电路7常用的SVS器件 TPS3823-33：具有电压监测、上电复位、手动复位和看门狗电路 TPS3809K33：仅有电压监测和上电复位功能8电源电路实例 F2812 DSK 四、存储器设计1异步存储器接口 SRAM、Flash、NvRA

8、M 许多模拟数字I/O也采用异步存储器接口形式2同步存储器接口 同步静态存储器：SBSRAM、ZBTSRAM 同步动态存储器：SDRAM 同步FIFOTIDSP外部存储器接口存储器类型C2000C3XC54C55C62/67C64异步存储器SBSRAMZBTSRAMSDRAM同步FIFO数据宽度1632168168163281632643LF2407A存储器接口LF2407A的外部数据存储器空间为8000FFFFH，共32KB电路说明：a 2407A的外部程序存储器和数据存储器共用同一片SRAMb 外部程序存储器的地址空间为0000FFFFHc 外部数据存储器的地址空间为8000FFFFHd

9、SRAM必需用3.3V电压供电e 要注意SRAM的速度等级，一般选12ns为好。f 使用中要注意程序空间的重叠问题五、I/O口设计和电平转换1利用DSP本身的I/O口资源特点：充分利用了系统资源例：LF2407ABIO，XFEVA,EVBSCICANSPIADC (用模拟输入判断数字电平)2 CPLD扩展I/O口特点：系统芯片少，保密性强3利用小规模逻辑芯片扩展输入：74LVTH244, 74LVC16244输出：74LVTH373 4可编程逻辑器件在DSP应用系统设计中的应用为什么需要可编程逻辑电路？有许多复杂的时序逻辑用普通的门电路无法实现利用可编程逻辑电路设计可降低成本、减小体积和系统功

10、耗可以提高系统设计的灵活性可有效提高产品的技术保密性怎样使用可编程逻辑电路？功能设计：利用专门的工具软件如VHDL、VERILOJIC HDL、ABEL等设计系统功能。性能仿真：利用逻辑仿真软件对输入/输出波形进行波形分析和仿真测试，测试精度可达0.1ns。芯片编程：利用专用工具将设计代码下载到可编程逻辑器件中。怎样选择可编程逻辑电路？常用的可编程逻辑电路有如下几种类型：FPGA 现场可编程逻辑器件，可达100万门（gate）CPLD 复杂可变程器件，1000门 几万门GAL 通用阵列逻辑，1000门以下PAL 可编程阵列逻辑，1000门以下主要的供货厂商：XINLINX ALTERA Act

11、el Lattice AtmelCYPRESS 六、电平转换1.为什么需要电平变换 DSP系统中难免存在5V/3.3V混合供电现象 I/O为3.3V供电的DSP，其输入信号电平不允许超过电源电压3.3V 5V器件输出信号高电平可达4.4V 长时间超常工作会损坏DSP器件 输出信号电平一般无需变换2.电平变换的方法： 总线收发器（Bus Transceiver）：v 常用器件： SN74LVTH245A（8位）、SN74LVTH16245A（16位）v 特点：3.3V供电，需进行方向控制，延迟：3.5ns，驱动：-32/64mA，输入容限：5Vv 应用：数据、地址和控制总线的驱动 总线开关（Bu

12、s Switch）v 常用器件：SN74CBTD3384（10位）、SN74CBTD16210（20位）v 特点：5V供电，无需方向控制，延迟：0.25ns，驱动能力不增加v 应用：适用于信号方向灵活、且负载单一的应用，如McBSP等外设信号的电平变换 2选1切换器（1 of 2 Multiplexer）v 常用器件：SN74CBT3257（4位）、SN74CBT16292（12位）v 特点：实现2选1，5V供电，无需方向控制，延迟：0.25ns，驱动能力不增加v 应用：适用于多路切换信号、且要进行电平变换的应用，如双路复用的McBSP CPLDv 3.3V供电，但输入容限为5V，并且延迟较大

13、：7ns，适用于少量的对延迟要求不高的输入信号 电阻分压v 10K和20K串联分压，5V20（1020）3.3V七、人机接口1 键盘设计简单按键行列式键盘2 显示器设计LED、LCD七段数码管点阵式液晶显示器图像显示器：CRT LCD ELDVFD（荧光真空管显示器）八、通信接口设计：SPI 特点：I2C CAN UART USB u C5509 DSP片内集成有USB1.1功能u 外部扩展USB器件 USB器件按传输速率分为：v 低速：1.5Mbpsv 全速：12Mbps（USB1.1）v 高速：480Mbps（USB2.0） USB接口组成：v USB发生器：实现USB的电气连接（物理层）

14、v USB串行接口引擎SIE：实现USB底层通信协议（链路层）v 微处理器：编程实现各种应用（应用层） 新设计的DSP系统一般选用USB2.0 Cypress公司是全球最大的USB接口器件的供应商，其产品系列最全，开发最方便 Cypress公司USB2.0器件按实现的功能可分为v USB收发器：链路层和应用层全由与之配合的处理器实现CY7C68000v USB智能引擎：USB收发器SIE，与之配合的处理器只需实现应用层CY7C68001v USB控制器：USB收发器SIEMCU，与之配合的处理器只需与MCU进行数据交换CY7C68013 DSP系统中一般选用USB智能引擎或USB控制器1394

15、（firewire）：用于视频音频接口Ethernet（网络） 九、A/D D/A1 通用A/D、D/ADSP应用系统中一般采用速度较高的A/D、D/A芯片，2 专用A/D、D/A视频编解码芯片：SAA7111A，SAA7121, ADV7177CCD/CIS专用数据采集芯片：AD9848十、功率接口设计电机驱动：主要是C2000系列十一、HPI接口1HPI概念u 什么是HPI Host-Port Interface的缩写，即主机接口，是一种高速、异步并行接口（81632位） 外部主处理器通过HPI接口可以高速访问DSP的局部或全部存储空间 HPI接口是以主处理器为主，DSP为从的主-从结构u

16、 DSP中设置HPI接口的目的 为主-从结构的多处理器系统提供简单、方便、廉价的信息交换平台u 传统的双处理器接口 异步同步串口：速度慢 双端口RAM：成本高，局部存储空间，信息量有限 双向FIFO：成本高，受FIFO深度限制，信息量有限u 能与何种类型的主处理器直接接口 数据地址分时复用的主处理器 数据地址独立的主处理器 读写控制独立的主处理器 读写控制复合的主处理器2HPI接口信号u 数据： HDn:0：n = 7、15、31，即数据总线宽度为81632位u 地址： HCNTL1:0：用于选择3个寄存器HPIA、HPID和HPIC HHWILHBIL：当HPI数据总线宽度是DSP数据总线宽

17、度的一半时，用于指示前、后2次传输，如果总线宽度相同时，无此信号 HR/W#：用于指示HPI传输的方向u 控制： HDS2:1#、HCS#：数据选通 HAS#：地址锁存u 握手： HRDY：HPI接口数据就绪信号 HINT#：DSP请求主机中断信号3HPI接口时序u HAS#信号 用HAS#信号时，HAS#信号应先于HDS2:1#、HCS#有效，其下降沿用于锁存HCNTL1:0、HHWILHBIL和HR/W#信号 不用HAS#信号时，应将其固定接高电平“1”u HDS2:1#、HCS# 组合产生内部选通信号HSTROBE# 不用HAS#信号时， HCNTL1:0、HHWILHBIL和HR/W#

18、信号由HSTROBE#的下降沿锁存 当HR/W#为高，即读HPI时，HSTROBE#的下降沿初试化读操作 当HR/W#为低，即写HPI写，HSTROBE#的上升沿初试化写操作4HPI接口配置u TI DSP中只有C5000和C6000系列DSP中有HPI接口u C54x系列DSP：8位HPI接口u C55x系列DSP：16位HPI接口u C62x/C67x系列DSP：16位HPI接口u C64x系列DSP：32位HPI接口u HPI接口的数据总线可配置为通用的I/O口十二、电磁兼容性设计（EMC）1 磁兼容性的基本概念EMC: Electromagnetic CompatibilityEMC要

19、解决的问题：骚扰源是什么？耦合路径是什么？敏感电路是什么？解决方法是什么？2 典型的EMC设计手段 屏蔽：屏蔽盒 屏蔽线 滤波：电源滤波 信号滤波（模拟，数字） 隔离：在信号通道上实现 隔离放大器 光电隔离器 无线收发器 PCB设计方案： 电路方案选择：模拟 VS 数字 信号传输模式：单端传送 RS-232差分传送 RS-485 元器件选择：模拟器件：带宽 适用即可CMRR ，PSRR 越高抑制干扰能力越强数字器件：工作频率（Tr/Tf） 适用即可噪声容限 优选CMOS器件 地线设计：接地点 低频点、高频面接地信号环路 尽量减小环路面积 布线优化设计十三、信号完整性设计信号完整性（Signal Integrity）：指信号在传输线上的传输质量信号频率 F = 1/(Tr) Tr 3ns F 106Mhz影响信号完整性的主要原因：反射（reflection）串扰（