数电大型实验报告

1、数字电路与数字逻辑大型实验报告姓名学号指导教师 专业班级提交日期 2013年11月 4日、实验内容1.38译码器设计。本实验利用Quartus II软件开发利用，有两种设计模式:用原理图输入法设计3线-8线译码器；二、利用VHDL语言设计3线-8线译码器。二. 38译码器设计1. 设计要求设计1个38译码器,完成规定的译码功能，并通过波形仿真验证。2. 原理图设计38译码器原理图如图1所示。E图1 38译码器原理图-R翻3. 操作步骤 1）进入windows操作系统，打开quartus II 2）创建工程“数电” 3）打开原理图编辑器 4）原理图编辑。如图所示D筑間 r也L . r-v I .

2、巴.:愕汁.尸. .y. - - I -:g W-!4, !JHJEZLZZ2yr-T-l l-TT-T-l l-VTTI H WB H H H H H H H H H.AKC3:厂r；舒中说-1 _y . -Ifi1-严匚”：；：；：；：菊衙-己m评：1 _-/ !- = I辭J!g；爼中JF5讪Vl |-VT I 1-5）给输入、输出引脚命名（输入引脚分别命名为a,b,c,输出引脚为yOy7）6）保存原理图7）编译8）时序模拟。（1）新建vwf文件(2)确定仿真时间和网格宽度：设置end time为100ms, grid size为 10ms编辑vwf文件启动仿真9）引脚分配宀二All P

3、inrertionLocio n1,-丄一hPIN P25j1.,.i -1PIN N2541PIN_N2S1r*1PIN AE23 -:-.- -7宀-._也上貝. .-PIN_AF23.! _ ! - r 4 7_.J - F f L1 P IN Ael1 PIN AC22PIN AD22PIN AD23WW：PIN AO21IMM HHSMWHiPIW AC21r2-2S引脚分配参考右秦10）下载（以DE2开发板为例）。设计文件下载至FPGA芯片后，根据步骤9引脚分配的结果，改变数据开关SW2-0 的电平，验证发光管LEDR0-7的状态。硬件系统的L1-L8对应于LEDR0-7, K1-

4、K3 对应于 SW2-0。三.4位数字频率计设计1.设计要求设计4位数字频率计，测频范围00009999Hz。用DEII实验板验证。2.数字频率计的工作原理基准 时钟 信号图2数字频率计原理框图讣数脉冲卜 1$4n图3数字频率计原理框图工作时序3数字频率计顶层原理图设计.；CLK1HPKCHS H ,cJkodctdnp D lAd!n?1flIu_ WMIT !I. . . . . TB雀_ ?-0 忌-1s迈曹一PIV23丽provaqFtdPINdnp. D| IbcPsp .X B B B V B HHHHH H H H dtMxhrenilDLa MM I TTBgEPW.V21 P

5、W_ 沖 板22PI心 A25RW AK4 B H H H H 4bC4drdrip.D| WTsP1H_Z2 PIN JUC 爼PI 心 C25BH JtB2&whZXbsPIN V24:decoderdrp.jg:instrPH_V3SpimZuzzPH WMdkqqP. 04dP. Ok.atOgIi qqP 0 cif m:krn:inn$:cnH-.DIddt) jog! inflMrifil皿wEi:cmIDlkID* qqP JOgCPu甬 qqP D t卜U:innl.：IrrnS :cDFifigrid:CLKI雀一绥旷:：图中clk1为8赫兹周期信号，通过模块CONSIGN

6、A产生频率计工作中的三个控制信号，包 括四个10进制的计数器开始计数时的清零信号与片选信号，频率计数完毕时的锁存信号。以确定采样时间为1s，图中clkin为待测信号。模块文件 LOCK为锁存模块在计数完毕后锁存计数，以保证led显示不至于快速闪烁。DECODE模块将BCD码计数器结果译码为七段显 示码，以便于数码管显示。数字频率计底层模块仿真4. ( 1)计数器模块仿真十进制加法计数器:1.当闸门信号es为低电平时，计数器CNT10处于不工作状态，停止计数;2 .闸门信号es为高电平，CNT10开始计数，qq记录被测信号elk的脉冲个数;3 .当清零信号elr有效，即elr处于高电平时，qq被

7、清零，值为0;4. 进位信号co记录CNT10计数器的进位。图5计数器模块仿真结果(2) 锁存器模块仿真当输入elk为高电平时，将dd数据移入qq,当elk低电平时，保持qq不变。町1IrM:诵图6锁存器模块仿真结果(3) 显示译码模块仿真结果显示译码器将输入 qq信号转化为led灯管显示的数字，固定引脚后，即可在从led灯管二二丄Jr -1 宝上读出被测信号的频率。L:二工丄二:IL二亠 二JJI 匸 二工二U 二二:-图7显示译码模块仿真结果(4)控制模块仿真结果图中elk为8赫兹脉冲信号，elr清零信号es闸门信号，持续时间为8赫兹信 号的8个周期，为1s。1s过后锁存信号脉冲。锁存计数

8、。5. 数字频率操作过程完成上述操作后，固定引脚，下载至开发板，在elk1端输入8赫兹信号不变，elk in输入待测信号，即可在数码管上读出被测信号的频率。:* P*tMrgEm * A百+V-ll ： hj*IS-Jr hIl J1#:r 1J图8控制模块仿真结果5. 数字频率操作过程(1) 器件选定每个VHD文件经过置顶编译仿真后，通过“ File-Create/Update-Create Symbol Files for Curre nt File ”生成模块符号，在顶层原理图中调用。(2) 管脚分配(3) 编程下载-连接电脑与DE2开发板;“Run/Program”开关打至“ Run” 档，启动 DE2“Tools ”7 Programmer, “ HandwareSetupUSB-Blaster，将编程模式选为JTAG 在“ Program/Configure ”复选框内打2,点击 Start ;四实验体会上个学期学的是课本上死板的题目数字什么的， 但是这个学期的实验是叫我们如 何灵活的运用Quartus II进行简单数字电路的探索，用VHDL硬件语言进行电路模拟，是对课本上的知识进行实践， 我觉得让我更对数电产生了非常浓厚的兴趣， 知道了电路还可以用代码的形式来变现， 我觉得十分新奇。 以前学数电的时候只 知道会做这类型的题目， 现在了解了他的实