常用数字逻辑器件注解VIP

1、常用数字逻辑器件的注解逻辑门电路：74 系列：74LS002 输入端四与非门74LS022 输入端四或非门74LS04六反相器74LS082 输入端四与门74LS103 输入端 3 与非门74LS113 输入端 3 与门74LS204 输入端双与非门74LS214 输入端双与门74LS273 输入端三或非门74LS282 输入端四或非门缓冲器74LS322 输入端四或门74LS862 输入端异或门CD 系列：4002双 4 输入端或非门4011四 2 输入端与非门4069六反相器4072双 4 输入端或门计数器：74LS90二-五-十进制异步计数器74LS160可预置 BCD 异步清除计数器7

2、4LS161可预置四位二进制异步清除计数器74LS162可预置 BCD 同步清除计数器74LS163可预置四位二进制同步清除计数器74LS191二进制同步可逆计数器74LS192可预置 BCD 双时钟可逆计数器74LS193可预置四位二进制双时钟可逆计数器74LS393双四位二进制加法计数器CD4518双 BCD 同步加法计数器触发器：74LS73带清除负触发双 J-K 触发器74LS74带置位复位正触发双 D 触发器74LS76带预置清除双 J-K 触发器74LS112带预置清除负触发双 J-K 触发器译码器：74LS1383-8 线译码器74LS139双 2-4 线译码器74LS1544

3、线 16 线译码器CD45154 位锁存 , 4 线 -16 线译码器CD4511BCD 锁存 ,7 段译码 ,驱动器选择器：74LS1518 选 1 数据选择器74LS153双 4 选 1 数据选择器寄存器：74LS164八位串行入 /并行输出移位寄存器74LS194四位双向通用移位寄存器74LS95四位并行输入 /输出移位寄存器锁存器：74LS273带公共时钟复位八D 触发器74LS373三态同相八 D 锁存器74LS374三态反相八 D 锁存器编码器：74LS1488-3 线优先编码器加法器：74LS83四位二进制快速进位全加器分配器：CD 4017十进制计数 / 分配器分频器：CD40

4、6014 位二进制串行计数 / 分频器比较器：74LS85四位数字比较器一、逻辑门电路（1） 74 系列Ucc 4B4A4Y3B3A3Y141312111098&12345671A1B 1Y2A2B 2Y GND74LS00 双输入四与非门Ucc 6A 6Y5A5Y4A4Y14131211109811111112345671A1Y2A2Y3A 3Y GND74LS04 六反相器Ucc 1C1Y3C3B3A3Y141312111098&12345671A1B 2A2B2C 2Y GND74LS10 三输入三与非门Ucc 2D2CNC2B2A2Y141312111098&1234567Ucc 4Y

5、4B4A3Y3B3A141312111098111112345671Y1A1B2Y2A2B GND74LS02 双输入四或非门Ucc 4B4A4Y3B3A3Y141312111098&12345671A1B 1Y2A2B 2Y GND74LS08 双输入四与门Ucc 1C1Y3C3B3A3Y141312111098&12345671A1B 2A2B2C 2Y GND74LS11 三输入三与门Ucc 2D2CNC2B2A2Y141312111098&12345671A1B NC1C 1D 1Y GND1A1B NC1C1D 1Y GND74LS20 四输入双与非门74LS21 四输入双与门Ucc

6、 1C1Y3C3B3A3Y14131211109811112345671A1B 2A2B2C2YGND74LS27 三输入三或非门Ucc 4B4A4Y3B3A3Y141312111098 111112345671A1B 1Y2A2B 2Y GND74LS32 双输入四或门（2） CD 系列V DD 2Y2D2C2B2ANC1413121110981 112345671Y1A 1B1C 1D NC VSSCD4002双四输入端或非门V DD6A 6Y5A5Y4A4Y14131211109811111112345671A1Y2A2Y3A 3Y VSSCD4069六反相器Ucc 4Y4B4A3Y3B

7、3A141312111098 111112345671Y1A 1B2Y2A 2B GND74LS28 双输入四或非门缓冲Ucc 4B4A4Y3B3A3Y141312111098=1=1=1=112345671A1B 1Y2A2B 2Y GND74LS86 双输入四异或门V DD 4B4A4Y3Y3B3A141312111098&12345671A1B 1Y2Y2A 2B V SSCD4011双输入四与非门V DD 2Y2D2C2B2ANC141312111098 1 112345671Y1A 1B1C1D NC V SSCD4072双四输入端或门二、计数器(1)74LS90二-五-十进制异步计

8、数器CPA NC QAQD GND QBR0(1)R0(2)S9(1) S9(2)QD QC QB QAQC01413121110981000010CPAQA QDQB1 11 0 0 174LS90QCCPB00计数S9(2)R0(1) R0(2)S9(1)00计数00计数123456700计数CPB R0(1) R0(2) NC Ucc S9(1) S9(2)（ a）管脚图（ b）功能表图 1 74LS90的管脚图和功能表当计数脉冲由 CPA 输入，由 QA 输出时，就构成二进制计数器 （或二分频器）；当计数脉冲由 CPB 输入，QD 与 CPA 相连时，则构成五进制计数器 （或五分频器）

9、；当计数脉冲由 CPA 输入，QA 与 CPB 相连时，就构成十进制（BCD 码）计数器（或十分频器）。另外，除计数输入 CPA 和B 为下降沿作用外，置0端R0(1)和R0(2)，置9CP端 S9(1)和 S9(2)都是高电平起作用， 因此在使用中， 不要将它们随便悬空。 74LS90 的管脚图和功能表见图 1 所示。(2) 74LS160 可预置 BCD 异步清除计数器74LS161 可预置四位二进制异步清除计数器74LS162 可预置 BCD 同步清除计数器74LS163 可预置四位二进制同步清除计数器Vcc RCO QAQB QCQDENT LOADCLRLOADENP ENT CLK

10、 QD QC QB QA 工作状态00000161514131211109置零10D C B A预置数74LS160/161110保持1101保持123456781111计数CLR CLKABCD ENP GND（a）管脚图（ b）功能表图 2 74LS160/161 的管脚图和功能表74LS160/161的管脚图和功能表见图 2 所示。当 74LS160 工作在计数状态时，从电路的 0000 状态开始连续输入 10 个计数脉冲时，电路将从 1001（ 9）状态返回 0000（0）状态，RCO 端从高电平跳变到低电平。 而 74LS161 则是从 1111（ 15）到 0000（0）时， RC

11、O 端从高电平跳变到低电平。可以利用 RCO 端输出的高电平或下降沿作为进位输出信号。74LS162/163 的管脚图和 74LS160/161 相同，所不同的是 74LS162/163 采用同步置零的方式， 而 74LS160/161 采用异步置零的方式。 在同步置零的计数器电路中， CLR 出现低电平后要等到时钟信号 CLK 到达时才能将触发器置零。而在异步置零的计数器电路中，只要 CLR 出现低电平，触发器立即被置零。(3) 74LS190 BCD 同步单时钟可逆计数器74LS191二进制同步单时钟可逆计数器MAX/MINVccA CLK RCOLOAD CD16151413121110

12、9CTENLOAD D/U CLK工作状态0预置数74LS190/191011减计数010加计数123456781保持BQB QA CTEN D/UQC QD GND（ a）管脚图（ b）功能表图 3 74LS190/191 的管脚图和功能表74LS190/191 的管脚图和功能表见图3 所示，两者的区别在于 74LS190 为十进制计数器， 而 74LS191 为十六进制计数器。 CTEN 为计数允许端， 当允许端为低电平时，计数器允许计数。 MAX/MIN为最大 /最小输出端（也称进位 /借位信号输出端）。当计数器作加法计数，且 QDCBQA（74LS191则为）QQ=10011111时，

13、 MAX/MIN= 1，有进位输出；当计数器作减法计数，且QD QC Q B QA =0000时， MAX/MIN= 1，有借位输出。当计数器溢出时，MAX/MIN 输出端产生一个宽度为一个 CLK 周期的正脉冲，同时 RCO 也形成一个宽度等于时钟低电平部分的负脉冲，上述正脉冲或负脉冲的后沿比产生溢出的时钟脉冲上升沿稍微滞后，它们可作为级联信号来用。(4) 74LS192 可预置 BCD 双时钟可逆计数器 74LS193 可预置四位二进制双时钟可逆计数器VccA CLR BO CO LOAD CD161514131211109CLRLOAD UP DOWN工作状态1清零74LS192/193

14、011减计数011加计数1234567800预置数BQB QA DOWN UP QC QD GND（ a）管脚图（b）功能表图 4 74LS192/193 的管脚图和功能表74LS192/193 的管脚图和功能表见图 4 所示，两者的区别在于 74LS192 为十进制计数器，而 74LS193 为十六进制计数器。 74LS192/193 为双时钟计数器，加法计数脉冲和减法计数脉冲来自两个不同的脉冲源。 注意：加到两个时钟端的计数脉冲在时间上应该错开。 当计数器作加法计数，且 QD QC QB QA =1001（74LS193则为 1111）时，有进位输出， CO 端产生一个宽度等于时钟低电平部

15、分的负脉冲；当计数器作减法计数，且 QD QC QB QA =0000 时，有借位输出， BO 端产生一个宽度等于时钟低电平部分的负脉冲。(5) 74LS393双异步四位二进制加法计数器74LS393 的管脚图和功能表见图5 所示。Vcc 2CKA 2CLR 2Q A 2QB2QC 2QD14131211109874LS293CLRCLKQD QC QB QA1000 00计数12345671CKA 1CLR 1Q A1QB 1QC1QD GND（ a）管脚图（b）功能表图 5 74LS393 的管脚图和功能表(6) CD4518 双 BCD 同步加法计数器V DD2MR 2QD 2QC 2Q

16、B2QA 2CP1 2CP0161514131211109CLRCP1 CP0工作状态1清零CD451800计数01计数123456780其他组合保持1CP0 1CP1 1QA1QBC1QD 1MR V SS1Q（ a）管脚图（b）功能表图 6 CD4518的管脚图和功能表CD4518 的管脚图和功能表见图 6 所示。它有两个独立的 BCD 码加法计数器，通过级联，每片计数长度可达 100。时钟脉冲可由用户设置，可以采用上升沿也可以采用下降沿。三、触发器(1)74LS76带预置清零端的双 J-K 下降沿触发器输入输出功能SR CP JKQQ0110置位1K1Q1QGND 2K2Q2Q2J100

17、1复位16151413121110900QnQn保持11010置 174LS7610101置 011Qnn翻转12345678Q001*1*禁止1S1R1JV CC2CP2S2R1CP（a）管脚图（ b）功能表图 7 74LS76的管脚图和功能表74LS76 的管脚图和功能表见图的，当直接置位端S 和直接复位端(2)74LS73带清零端的双7 所示。功能表中带“ * ”号的状态是不稳定R 回到高电平状态时，此状态将不再存在。J-K 下降沿触发器输入输出功能1J1Q1QGND2K2Q2QR CP JKQQ141312111098001复位00QnQn保持74LS731010置 11101置 00

18、123456711QnQn翻转1CP1R1KVcc2CP2R2J（a）管脚图（ b）功能表图 8 74LS73的管脚图和功能表74LS73 的管脚图和功能表见图8 所示。(3)74LS74带预置清零端的双 D 上升沿触发器输入输出功能SRCP DQQVcc2R2D2CP2S2Q2Q0110置位1413121110981001复位001Q n+1=D74LS741111012345670QnQn保持001*1 *禁止1D1CP1S1Q1QGND1R（a）管脚图（b）功能表图 9 74LS74的管脚图和功能表74LS74 的管脚图和功能表见图 9 所示。功能表中带“ * ”号的状态是不稳定的，当直

19、接置位端 S 和直接复位端 R 回到高电平状态时，此状态将不再存在。(4)74LS112带预置清零端的双J-K 下降沿触发器输入输出功能SR CPJKQQ0110置位V CC1R2R2CP2K2J2S2Q1001复位16151413121110900QnQn保持111010置 174LS1120101置 01234567811QnQn翻转001*1*禁止1CP1K1J1S1Q1Q2Q GND（ a）管脚图（b）功能表图 10 74LS112的管脚图和功能表74LS112 的管脚图和功能表见图10 所示。三、译码器(1) 74LS1383-8 线译码器输入输出G1 G2A + G2B C B A

20、 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7111111111输出0111111110 0 001111111V CC Y 0Y 1Y 2Y 3Y 4Y 5Y60 0 1 101111111615141312111090 1 01101111174LS1380 1 11110111110111101111 0 0123456781 0 111111011ABCG2AG 2BG1Y 7GND1 1 011111101选择选通输出1 1 1 11111110（ a）管脚图（ b）功能表图 11 74LS138 的管脚图和功能表74LS138 的管脚图和功能表见图11 所示。(2

21、) 74LS139双 2-4 线译码器选通选择输出VCC2G2A2B2Y 02Y 12Y 22Y 3输入输出161514131211109GB AY 0 Y 1 Y 2 Y 374LS139111110001112345678001101111011011G1A1B1Y 01Y 11Y 21Y 3GND选通选择输出111110（ a）管脚图（ b）功能表图 12 74LS139 的管脚图和功能表74LS139 的管脚图和功能表见图12 所示。(3) 74LS1544-16 线译码器74LS154 的管脚图和功能表见图13 所示。选择选通输出VCCABCDG2G 1151413121124232

22、221201918171615141374LS154123456789101112012345678910GND输出（ a）管脚图G1 G2 D C B A012 3 4 5 6 7 8 9 10 11 12 13 14 150111111111111111111011111111111111111111111111111111110 0 0 001111111111111110 0 0 110111111111111110 0 1 011011111111111110 0 1 111101111111111110 1 0 011110111111111110 1 0 111111011111

23、11111000 1 1 011111101111111110 1 1 111111110111111111 0 0 011111111011111111 0 0 111111111101111111 0 1 011111111110111111 0 1 111111111111011111 1 0 011111111111101111 1 0 111111111111110111 1 1 011111111111111011 1 1 11111111111111110（ b）功能表图 13 74LS154的管脚图和功能表四、选择器(1) 74LS151 8 选 1 数据选择器74LS151

24、的管脚图和功能表见图 14 所示。输入输出SCBAYW101数据输入选择000D0D0VCCD4D5D6D 7ABC0 0 1D1D1161514131211109010D2D274LS1510011D3D3100D4D42345678101D5D51110D6D6D3D 2D1D0YWSGND111数据输入输出选通D7D7（a）管脚图（ b）功能表图 14 74LS151 的管脚图和功能表(2) 74LS153 双 4 选 1 数据选择器74LS153 的管脚图和功能表见图 15 所示。 入 出G B A C3 C2 C1 C0Y1000000011VCC2GA2C2C2C2C2Y01003

25、2101615141312111090111000074LS1531101112345678110011111GB1C31C21C11C01YGND（a）管脚 （b）功能表图 15 74LS153 的管脚图和功能表五、寄存器(1) 74LS164 八位串行入 /并行输出移位寄存器VccQHQGQFQERCLK14131211109874LS1641234567ABQAQBQCQDGND（ a）管脚 入 出R CLK ABQAQB QH000 00QB0 QG0111QAn QBn QGn100QAn QBn QGn0 0QAn QBn QGn（ b）功能表图 16 74LS164的管脚图和功能

26、表74LS164 的管脚图和功能表见图16 所示。(2) 74LS194四位双向通用移位寄存器74LS194 的管脚图和功能表见图17 所示。 74LS194 具有左右移位控制、数据并行输入、保持、异步置零（复位）等功能。SR 为数据右移串行输入端， SL为数据左移串行输入端， A 、B、C、D 为数据并行输入端， QA QD 为数据并行输出端。移位寄存器的工作状态由控制端S1 和0 的状态来指定。 当10时，移位寄存器工作在保持状态； 当 S10SS =S =0时，移位寄存器工作在数据并行输入状态；当 S1， 0=S =11， 0时，移位寄时，移位寄存器工作在左移状态；当=1S =0S =0

27、S =1存器工作在右移状态。输入输出RS1 S0CLK SL SR A B C DQA QB QC QD000000QA0 QB0 QC0 QD0V CCQAQBQ CQDCLKS1S011a b c dabcd16151413121110911 QAn QBn QCn10100 QAn QBn QCn74LS1941QBn QCnQDn 1100QBn QCnQDn 01234567800QA0 QB0 QC0 QD01RSRABCDSLGND（a）管脚图（ b）功能表图 17 74LS194的管脚图和功能表六、锁存器(1) 74LS273 带公共时钟复位八 D 触发器 74LS273 的管

28、脚图和功能表见图 18 所示。VCC8Q8D7D7Q6Q6D5D5Q CLK20191817161514131211CLRCLKDQ0074LS2731111001234567891010Q0CLR1Q1D2D2Q3Q3D4D4QGND（a）管脚图（ b）功能表图 18 74LS273 的管脚图和功能表(2) 74LS373 三态同相八 D 锁存器74LS373 的管脚图和功能表见图19 所示。VCC8Q8D7D7Q6Q6D5D5QC20191817161514131211OCCDQ1高阻74LS373011101001234567891000Q0OC1Q1D2D2Q3Q3D4D4QGND（a）管脚图（ b）功能表图 19 74LS373的管脚图和功能表(3) 74LS374 三态反相八 D 锁存器74LS374 的管脚图和功能表见图 20 所示。V