组合逻辑电路的分析方法与设计方法

1、第第3 3章章 目录目录 逻辑电路图、逻辑函数表达式、逻辑真值表。逻辑电路图、逻辑函数表达式、逻辑真值表。 逻辑电路在某一时刻的输出状态仅由该时刻电路的逻辑电路在某一时刻的输出状态仅由该时刻电路的 输入信号所决定输入信号所决定 ，而与电路的历史工作状态无，而与电路的历史工作状态无 。 不含存储单元。不含存储单元。 第第3章章概述概述 逻辑电路图、逻辑函数表达式、逻辑真值表。逻辑电路图、逻辑函数表达式、逻辑真值表。 逻辑电路在某一时刻的输出状态仅由该时刻电路的逻辑电路在某一时刻的输出状态仅由该时刻电路的 输入信号所决定输入信号所决定 ，而与电路的历史工作状态无，而与电路的历史工作状态无 。 不含

2、存储单元。不含存储单元。 第第3章章概述概述 第第3 3章章 3. Y=F(A) & 1 & 1 & A B Y AB A B AB Y= AB AB =AB+AB 真值表真值表 A B Y 0 0 1 0 1 0 1 0 0 1 1 1 当当A、B取值相同时，取值相同时， 输出为输出为1, 是同或电路。是同或电路。 A B = Y 第第3章章 第第3 3章章 3.1 （1 1）根据逻辑图，写出逻辑函数表达式；）根据逻辑图，写出逻辑函数表达式； （2 2）对逻辑函数表达式进行化简；）对逻辑函数表达式进行化简； （3 3）根据最简表达式列出真值表；）根据最简表达式列出真值表； （4 4）由真值表

3、确定逻辑电路的功能。）由真值表确定逻辑电路的功能。 一、一、 第第3 3章章 3.1 (1)（2）步：）步： 第第3 3章章 3.1 判别输入二进制数的数值判别输入二进制数的数值 范围范围。 (DCBA) 5 时时 Y0=1 6 (DCBA) 10 时时 Y1=1 (DCBA) 11时时 Y2=1 第第3章章 3.1 1. 1. 逻辑抽象。逻辑抽象。 （1 1） 定义输入输出逻辑变量；定义输入输出逻辑变量； （2 2） 定义逻辑状态的含意。定义逻辑状态的含意。 （3 3） 列出真值表。列出真值表。 2. 2. 由真值表写出逻辑函数表达式。由真值表写出逻辑函数表达式。 3. 3. 选定器件类型。

4、选定器件类型。 4. 4. 化简逻辑函数（或变换为适当形式）。化简逻辑函数（或变换为适当形式）。 5. 5. 画出逻辑图。画出逻辑图。 第第3 3章章 3.2 三三 人人 表表 决决 电电 路路 设计三人表决电路，要求用与非门实现。设计三人表决电路，要求用与非门实现。 1 0 A +5V B C R Y 第第3章章 3.2 A BC 00011110 0 1 12 75 3 46 0 0111 0010 ABCY 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 101 1 真值表真值表 Y=AB+AC+BC =AB+AC+BC =

5、AB AC BC 第第3章章 3.2 三人表决电路三人表决电路 1 0 A +5V B C R Y =AB AC BCY & & & 第第3章章 3.2 设计一个可控制的门电路，要求：当控制端设计一个可控制的门电路，要求：当控制端 E=0E=0时，输出端时，输出端 Y=ABY=AB；当；当E=1E=1时，输出端时，输出端 Y=A+BY=A+B 控制端控制端 EABY 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 101 1 真值表真值表 输入输入 输出输出 E AB00 011110 0 1 12 75 3 46 0 0 11

6、1 0 01 0 Y=EB+EA+AB 第第3章章 3.2 & & & E A B Y 1 两个二进制数相加，称为两个二进制数相加，称为“半加半加”，实，实 现半加现半加 操作的电路叫做半加器操作的电路叫做半加器(未考虑低位进位未考虑低位进位)。 S=AB+AB=A+B C=AB CO S C A B 逻辑符号逻辑符号 真值表真值表 A B C 0 0 0 0 1 0 1 0 1 1 S 0 1 0 1 1 0 第第7章章 7.6 第第3 3章章 3.3 进位进位 和和 =1 & A B S C 逻辑图逻辑图 被加数、加数以及低位的进位三者相加称被加数、加数以及低位的进位三者相加称 为为“全加

7、全加”，实现全加操作的电路叫做，实现全加操作的电路叫做 全加器。全加器。 AnBnCn-1Sn 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1011 真值表真值表 Cn 0 1 1 1 1 0 0 0 Sn=AnBnCn-1+ AnBnCn-1 +AnBnCn-1 +AnBnCn-1 +(AnBn+AnBn)Cn-1 =(AnBn +AnBn)Cn-1 =HCn-1+H Cn-1 =H + Cn-1 设设H=An + Bn Cn=H Cn-1+An Bn 第第7章章 7.6 第第3 3章章 3.3 CO Cn An Bn CI

8、 Sn Cn-1 Sn=HCn-1+HSCn-1 Cn= HCn-1+AnBn 全加器逻辑符号全加器逻辑符号 第第7章章 7.6 半半 加加 器器 半半 加加 器器 An Bn Cn-1 Cn Sn H AnBn H Cn-1 1 第第3 3章章 3.3 试构成一个三位二进制数相加的电路试构成一个三位二进制数相加的电路 Ci S i Ai Bi Ci-1 Ci S i Ai Bi Ci-1 Ci S i Ai Bi Ci-1 S0 S1S2C2 A2 B2 A1 B1 A0 B0 第第7章章 7.6 第第3 3章章 3.3 试用试用74LS183构成四位二进制数相加的电路。构成四位二进制数相加

9、的电路。 S0 S1 S2 C3 A2 B2 A1 B1 2Ci 2S 1Ci 1S 2A 2B 2Ci-1 1A 1B 1Ci -1 74LS183 2Ci 2S 1Ci 1S 2A 2B 2Ci-1 1A 1B 1Ci -1 74LS183 S3 A0 B0A3 B3 第第7章章 7.6第第3 3章章 3.3 第第3 3章章 3.3 （了解）（了解） 通过逻辑电路事先得出每一位全加器的通过逻辑电路事先得出每一位全加器的 进位输入信号，无需从低位开始向高位逐位进位输入信号，无需从低位开始向高位逐位 传递进位信号，有效提高了运算速度。传递进位信号，有效提高了运算速度。 运算时间的缩短是以增加电

10、路的复杂程运算时间的缩短是以增加电路的复杂程 度为代价换取的。度为代价换取的。 第第3 3章章 3.3 第第3 3章章 3.3 Y3Y2Y1Y0=DCBA+0011 用用全加器构成五人表决全加器构成五人表决 电路。电路。 Ci S i Ai Bi Ci-1 Ci S i Ai Bi Ci-1 Ci S i Ai Bi Ci-1 Y A B C D E A B C 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 DE状态状态Y 无须判别无须判别 无须判别无须判别 只要有一个只要有一个1 全为全为0 全为全为1 只要有一个只要有一个0 1 0 1 0 1 0 A、B、C、D

11、、E 为五个输入量；为五个输入量； Y为输出量。为输出量。 第第7章章 7.6 第第3 3章章 3.3 第第3 3章章 3.3 第第3 3章章 3.3 第第3 3章章 3.3 CC14585逻辑图逻辑图 比较结果输出比较结果输出 比较输入比较输入 扩展扩展 输入输入 第第3 3章章 3.3 只比较只比较 两个四两个四 位数时位数时 扩展端扩展端 接法接法 多片级联时扩展端接法多片级联时扩展端接法 用数字或符号来表示某一对象或信号的过程称用数字或符号来表示某一对象或信号的过程称 为编码。为编码。 将十进制的十个数将十进制的十个数0 0、1 1、2929编成二编成二 进制的进制的84218421代

12、码。代码。 第第3章章 3.3 第第3 3章章 目录目录 第第3 3章章 3.3 1 1 1 1 1 1 1 1 输入高电平有效输入高电平有效 只允许输入一个编码信号只允许输入一个编码信号 第第3 3章章 目录目录 第第3 3章章 3.3 （以（以74LS14874LS148为例说明）为例说明） 输入低电平有效输入低电平有效 允许同时输入两个以上编码信号允许同时输入两个以上编码信号 0 0 0 0 0 0 0 0 输出为反码输出为反码 选通输出端选通输出端 0 0时无编码输入时无编码输入 扩展端扩展端 0 0时有编码时有编码 输入输入 选选 通通 输输 入入 信信 号号 第第3 3章章 3.3

13、 第第3 3章章 3.3 扩展端扩展端 0 0时有编时有编 码输入码输入 选通输出端选通输出端 0 0时无编码输入时无编码输入 输出为原码输出为原码 第第3 3章章 3.3 译码是编码的逆过程，将二进制代码按编码时的原意翻译译码是编码的逆过程，将二进制代码按编码时的原意翻译 成有特定意义的输出量成有特定意义的输出量。 输入为二进制代码，若输入变量的数目为输入为二进制代码，若输入变量的数目为n，则输出端的数，则输出端的数 目目N=2n 2线线4线译码器、线译码器、 3线线8线译码器、线译码器、 4线线16线译码器线译码器 等。等。 第第3 3章章 3.3 第第3 3章章 3.3 输出高电平有效输

14、出高电平有效 第第3 3章章 3.3 1 2 3 4 5 6 7 8 A0 A 1 A2 SB SC SA Y7 地地 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 74LS138 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS138管脚图管脚图 第第7章章 7.6 第第3 3章章 3.3 A2 A0是译码器输入端，是译码器输入端，Y0 Y7是译码器输出端。是译码器输出端。 且低电平有效。且低电平有效。SC SB SA为三个片选输入端，只有为三个片选输入端，只有 当它们分别为当它们分别为0、0、1，译码器才正常译码；否则，译码器才正常译码；否则 不论

15、不论A2 A0为何值，为何值，Y0 Y7都输出高电平。都输出高电平。 A2 A1 A0 Y0 Y2Y5Y4Y1Y3Y6Y7 74LS138 真值表真值表 0 0 0 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 101 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 Y0 = A 2A1A0 Y1A2A1A0 = Y2 = A 2A1A0 Y7 =A 2A1A0

16、SC SA SB+ 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 第第7章章 7.6 第第3 3章章 3.3 选选 通通 输输 入入 端端 1 A0 A2 A2 A2 A1 11 A1 A1 A0 A0 & Y0 = A 2A1A0 & . & Y7 =A 2A1A0 Y1A2A1A0 = 第第7章章 7.6 1 SA SBSC G 1 第第3 3章章 3.3 当当SA=1、SB= SC =0时，才正常译码。时，才正常译码。 第第3 3章章 3.3 Y0Y7是是A、B、C全部全部 最小项的译码输出，最小项

17、的译码输出， 亦称亦称 第第3 3章章 3.3 D3D2D1D0=0000 Z0=0 (其他输出为其他输出为1) D3D2D1D0=1000 Z8=0 (其他输出为其他输出为1) 第第3 3章章 3.3 把输入把输入BCD码的码的10个代码译成个代码译成10个高低电平信号。个高低电平信号。 74LS42对于伪码对于伪码 （10101111）输）输 出均无有效信号出均无有效信号 产生，产生， 第第3 3章章 3.3 常见有常见有和和。 a bf g ec d f g a b e d c + a b c d e f g a b c d e f g + + + 共阴极接法共阴极接法 共阳极接法共阳极

18、接法 第第7章章 7.6 第第3 3章章 3.3 由发光二极管由发光二极管 (LED)构成构成 (LED(LED显示器显示器) ) 第第3 3章章 3.3 (LCD显示器显示器) 是具有液体流动性与光学特性的有是具有液体流动性与光学特性的有 机化合物，其透明度和呈现的颜色受外机化合物，其透明度和呈现的颜色受外 加电场的影响，靠反射外界光线显示字加电场的影响，靠反射外界光线显示字 型型。 第第3 3章章 3.3 输出直接驱动数输出直接驱动数 码管码管( (是一种代码是一种代码 变换电路变换电路) )。 第第3 3章章 3.3 LT：灯测试信号。：灯测试信号。 LT=0 输出均为输出均为1，字段全

19、亮，字段全亮 。 RBI：灭零输入信号，把不：灭零输入信号，把不 希望显示的希望显示的0熄灭。熄灭。 BI/RBO：灭灯输入：灭灯输入/灭零输灭零输 出信号。出信号。 BI=0 数码管熄灭。数码管熄灭。 RBO=0 表示本应显示的表示本应显示的0熄熄 灭了。灭了。 第第3 3章章 3.3 RBO=0的条件：的条件： A3A2A1A0=0000 LT=1 RBI=0 74LS248 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 A1 A2 LT IB/YBR IBR A3 A0 地地 VCC Yf Yg Ya Yb Yc Yd Ye YaYg: 译码器输出端，译码

20、器输出端， 与共阴极半导与共阴极半导 体数码管中对体数码管中对 应字段应字段a a g g的管的管 脚相连。脚相连。 LT : 灯测试输入端灯测试输入端 A3 A0：8421码输入端码输入端 IB：灭灯输入端灭灯输入端 IBR：灭零输入端灭零输入端 YBR：灭零输出端灭零输出端 第第7章章 7.6 第第3 3章章 3. 第第3 3章章 3. D1 D2 D3 Y 选择控制选择控制 （多路开关多路开关） D0 输输 入入 D0 四四 选选 一一 D1 D2 D3 Y A0A1 输输 出出 选择控制（地址控制）选择控制（地址控制） 第第3 3章章 3.3 第第3 3章章 3. 第第3 3章章 3.

21、 用具有用具有n n位地址的选择器，可以产生输位地址的选择器，可以产生输 入变量数不大于入变量数不大于n+1n+1的组合逻辑函数。的组合逻辑函数。 ：（1 1）把函数式变换为与选择器表）把函数式变换为与选择器表 达式完全对应的形式。达式完全对应的形式。 （2 2）两式相对照，找出变量对应关）两式相对照，找出变量对应关 （3 3）画逻辑图。）画逻辑图。 3.53.5用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数 第第3 3章章 3. (2) (3) （1） Y =D0(A1A0）+D1 (A1A0）+ D2 (A1A0）+D3 (A1A0） 第第3 3章章 3. ： （1 1）

22、把函数式化为最小项之和的形式。）把函数式化为最小项之和的形式。 （2 2）设定函数变量与译码器输入端的对应关系。）设定函数变量与译码器输入端的对应关系。 （3 3）把函数式变换为与译码器输出相吻合的形式。）把函数式变换为与译码器输出相吻合的形式。 （3 3）附加必要的门（或门或与非门）附加必要的门（或门或与非门),),画出逻辑图。画出逻辑图。 当控制端为有效电平时，若译码器输入端接当控制端为有效电平时，若译码器输入端接 逻辑变量，在译码器的输出端则可得到输入逻辑变量，在译码器的输出端则可得到输入 变量的全部最小项。变量的全部最小项。 n位二进制译码器的输出给出了位二进制译码器的输出给出了n变量

23、的全部变量的全部 最小项。通过附加必要的门，可获得任意形最小项。通过附加必要的门，可获得任意形 式式 数量不大于数量不大于n的组合逻辑函数。的组合逻辑函数。 用用74LS138实现实现Y=AB+BC Y=AB（C+C）+BC（A+A） =ABC+ABC+ABC =ABC+ABC+ABC =ABC ABC ABC = Y3Y6Y7 74LS138 A0 A2 A1 A B C SA SB SC 1 Y3 Y6 Y7 & Y 第第7章章 7.6 第第3 3章章 3.3 译码器输出为反函数用与非门；译码器输出为反函数用与非门； 译码器输出为原函数用或门。译码器输出为原函数用或门。 第第3 3章章 3

24、.3 用用74LS13874LS138和与非门来实现多输出逻辑函数和与非门来实现多输出逻辑函数 (1) 化为最小项之和化为最小项之和 (2) 进行变换进行变换 (3) 电路图电路图 Y0 = M0 ， ， 74LS138构成八路数据分配器。构成八路数据分配器。 D Y0 Y5 Y4 Y1 Y3 Y6 Y7 A2 A1 A0=010 当当SA=1,SB=0, Y2 Y2=0 如果如果D=0,即即SC=0,正常译码正常译码, Y2=1如果如果D=1,即即SC=1,不译码不译码, 所以所以Y2 =D 74LS138 A0 A2 A1 SA SB SC 1 Y6 Y7 D A2 A1 A0 Y0 Y1

25、 . . 数据数据 输入输入 选择控制端选择控制端 A2A1A0 第第7章章 7.6 第第3 3章章 3.3 在计算机中，有一些信息需要长期在计算机中，有一些信息需要长期 存放，例如常数表、函数、固定程序、存放，例如常数表、函数、固定程序、 表格和字符等，因此需要一种存储器来表格和字符等，因此需要一种存储器来 长期长期保存信息，只读存储器保存信息，只读存储器ROMROM就是这就是这 样的一种存储器。样的一种存储器。 其其特点特点是在数据存入后，只能读出是在数据存入后，只能读出 其中存储单元的信息，但不能写入。其中存储单元的信息，但不能写入。 3.6只读存储器（只读存储器（ROM） 断电后不丢失

26、存储内容，故称只读存储器断电后不丢失存储内容，故称只读存储器 ROMROM（ReadReadOnly MemoryOnly Memory）。其内容一旦）。其内容一旦 写入就不会丢失，写入就不会丢失， 除非使用紫外线照射。除非使用紫外线照射。 只读存储器可分为以下只读存储器可分为以下几类几类： 掩膜掩膜ROMROM：这种：这种ROMROM在制造时就把需要在制造时就把需要 存储的信息用电路结构固定下来，使用中存储的信息用电路结构固定下来，使用中 用户不能更改其存储内容，所以又称固定用户不能更改其存储内容，所以又称固定 存储器。存储器。 可编程ROM（PROM）： PROM存储的数据是 由用户按自己

27、的需求写入的，但只能写一次， 一经写入就不能更改。 可改写ROM（EPROM、E2PROMFlashMemory）： 这类ROM由用户写入数据（程序），当需要变动 时还可以修改，使用较灵活。 根据逻辑电路的特点，ROM属于组合逻辑电路， 即给一组输入（地址），存储器相应地给出一 种输出（存储的字）。因此要实现这种功能， 可以采用一些简单的逻辑门。 1. 掩膜掩膜ROM 掩膜ROM， 又称固定ROM，这种ROM在制 造时，生产厂利用掩膜技术把信息写入存储器 中。 按使用的器件可分为二极管ROM、双极型 三极管ROM和MOS管ROM三种类型。 在这里主要介绍二极管掩膜ROM。 图3.6是44的二极

28、管掩膜ROM，它由地址 译码器、存储矩阵和输出电路 3 部分组成。 地址译码器采用单译码方式，其输出为 4 条字选择线字选择线W0W3。当输入一组地址，相应 的一条字线输出高电平。存储矩阵由16个存 储单元组成，每个十字交叉点代表一个存储单 元，交叉处有二极管的单元，表示存储数据为 “1”，无二极管的单元表示存储数据为“0”。 输出电路由 4 个驱动器组成，四条位线经驱 动器由D3D0输出。 例如，当输入地址码A1A0=10时，字线W2=1， 其余字选择线为0，W2字线上的高电平通过接 有二极管的位线使D0、D3为1，其他位线与W2 字 线 相 交 处 没 有 二 极 管 ， 所 以 输 出

29、D3D2D1D0=1001，根据图3.6-1的二极管存储 矩阵，可列出对应的真值表如表7.1。 所示这种ROM的存储矩阵可采用如图3.6(b) 所示的简化画法。有二极管的交叉点画有实心 点，无二极管的交叉点不画点。 显然， ROM并不能记忆前一时刻的输入 信息，因此只是用门电路来实现组合逻辑关 系。 实际上，图3.6(a)的存矩矩阵和电阻R 组成了 4 个二极管或门，以D2为例，为例二 极管或门电路如图3.6(c)所示，D2=W0+W1， 因此属于组合逻辑电路。 用于存储矩阵的或门阵列也可由双极型或 MOS型三极管构成，在这里就不再赘述，其 工作原理与二极管ROM相同。 图3.6-1 44 二极管掩膜ROM A 0 A 1 W 0 W 1 W 2 W 3 1111驱动器 R D 3 D 2 D 1 D 0 存储矩阵 输出电路 W 0 W 1 W 2 W 3 1111 D 3 D 2 D 1 D 0 W 0 W 1 W 2 W 3 D 2 译