八路智力竞赛抢答器设计

1、八路智力竞赛抢答器设计 课程设计任务书 题 目 : 八路智力竞赛抢答器设计 初始条件： 教 材：电子线路设计实验测试第三版 谢自美 主编 华中科技大学岀版社 元器件： 74LS48 三片， 72LS192 两片， 74LS279、74LS148、74LS00、74LS11、 555 各一片，数码 管三个，发光二极管一个，开关、电阻、电容若干，面包板，导线若干 仿 真： Proteus 仿真软件 要求完成的主要任务 : （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 多路智力竞赛抢答器功能要求： 基本功能： 1设计一个智力竞赛抢答器， 可同时供 8名选手或 8 个代表队参加比赛，

2、他们的编号分别是 0、1、2、 3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、 S1、S2、S3、 S4、 S5、 S6、 S7。 2给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 3抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在 LED数码管上显示岀选手的编号，同时扬声器给岀音响提示。此外，要封锁输入电路，禁止其他选 手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 扩展功能： 1抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定。当节目支持人按下“开始”按 钮后，

3、要求定时器立即倒计时，并在显示器上显示，同时扬声器发岀短暂的声响，声响持续时间 0.5s 左右。 2参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻 的时间，并保持到主持人将系统清零为止。 3如果定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系统短暂报警，并封锁输入电路， 禁止选手超时后抢答，时间显示器上显示 00. 报告要求： 课程设计的内容要求用 A4 纸打印，且页数不得少于 20 页。 时间安排： 第 20 周理论设计、实验室安装调试 地点安排： 鉴主 15 楼通信实验室一 指导教师签名： 年月日 系主任（或责任教师）签名： / 22 摘要 在

4、各种智力竞赛场合，抢答器是必不可少的最公正的用具。 本次所设计的智力竞赛抢答器可同时供 8 名选手或 8 个代表队参加比赛。 电路由主体电路和扩展电路两 部分组成，分别由集成编码器、计数器、锁存器、定时器和必要的门电路等组成，其中主体电路的作用是完 成主持人的控制系统清零与抢答开始功能以及完成参赛者的抢答并显示其编号的功能，扩展电路由控制电 路，主要包括秒脉冲发生电路和定时电路，并且在设计中加入了报警电路，以提示选手和观众。 经 Proteus 仿真软件验证抢答器原理图无误，可实现设计所要求功能。根据原理图，在面包板上连接构 成实物。 八路智力竞赛抢答器 在各种智力竞赛场合，抢答器是必不可少的

5、最公正的用具。 在我们各种竞赛中我们也经常能看到有抢答 的环节，某些举办方采用让选手通过举答题板的方法判断选手的答题权， 这在某种程度上会因为主持人的主 观误断造成比赛的不公平性，而抢答器的应用就能避免这种弊端。随着科技的飞速发展，能够实现抢答器功 能的方式有多种，可以采用模拟电路、数字电路或模拟与数字电路相结合的方式以及利用微电脑芯片作为核 心部件进行逻辑控制及信号产生的单片机技术和 C 语言编程而设计的多路智力竞赛抢答器。 本设计将采用数 字电路实现一八路智力竞赛抢答器。 1 八路智力竞赛抢答器的设计 1.1 抢答器的功能要求 基本功能： 设计一个智力竞赛抢答器， 可同时供 8名选手或 8

6、 个代表队参加比赛， 他们的编号分别是 0、 1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、 S1、S2、 S3、S4、 S5、S6、S7。给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管 上显示出选手的编号。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人 八路智力竞赛抢答器设计 将系统清零为止。 扩展功能：抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定。当节目主持人按下“开 始”

7、按钮后，要求定时器立即倒计时，并在显示器上显示，同时扬声器发岀短暂的声响，声响持续时间0.5s 左右。参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的 时间，并保持到主持人将系统清零为止。如果定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系 统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00. 1.2整体设计思路 根据对功能要求的简要分析，将定时抢答器电路分为主题电路和扩展电路两部分。主体电路完成基本的 抢答功能，即开始抢答后，当选手按动抢答器按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他 选手抢答。扩展电路完成定时抢答及

8、报警功能。 比赛开始时，接通电源，节目主持人将开关置于“清零”位置，抢答器处于禁止工作状态，编号显示器 灭灯，定时显示器上显示设定时间。当节目主持人宣布“抢答开始”，同时将控制开关拨到“开始”位置， 抢答器处于工作状态，定时器开始倒计时。 若定时时间到，却没有选手抢答时， 系统报警，并封锁输入电路， 禁止选手超时后抢答。若选手在定时时间内按动抢答按钮时，抢答器要完成以下四项工作：1.优先编码器电 路立即分辨岀抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；2.扬声器发岀短暂声 响，提醒节目主持人注意；3.控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；4.控制 电路要

9、使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将 问题回答完毕时，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。 根据对功能要求的理解，设计了如下两种方案。 方案一系统框图如图 1所示。 *普看编 七段数码 着辭关 十进制 显示器 八路智力竞赛抢答器设计 图1八路智力抢答器方案一设计框图 方案一所示抢答器工作过程：该方案是将抢答按钮先直接与锁存器而不是优先编码器相连，将最先抢答 的选手的编号锁定，再依次经过优先编码器、译码器和七段显示器，最后显示的是抢答选手的编号，经过优 先编码器后的信号到单稳态触发器，单稳态触发器又与报警电路直接连

10、接，所以显示编号的同时可以发岀报 警信号。另外由主持人控制开关和其他部分电路通过门电路实现对抢答电路、定时电路和报警部分电路的控 制。 方案二系统框图如图 2所示。 图2八路智力抢答器方案二设计框图 方案二所示抢答器的工作过程：主持人按动开始抢答的开关后，最先抢答的选手的电平信号先经过优先 编码器，再依次经过数据锁存器，此时已经限制了其他选手的抢答，信号再经过译码器和七段数码显示器， 将最先抢答的该选手的编号显示岀来，并同时产生报警信号，到此完成的是抢答功能；如果没有人抢答，30 秒减计数器减到 00时也会发岀报警信号，此是完成计时功能。 # / 22 八路智力竞赛抢答器设计 相比之下，第二种

11、方案更好些。它的优点表现在以下几个方面：这种方案原理比较简单。主持人对整体 电路的控制只需几个门电路就可完成，不必用特别的芯片来组成控制电路；更容易实现报警提示功能，在有 选手抢答后或者计时开始和结束时。既减少了布线使整个电路更直观简单，又降低了产生错误的可能性。 1.3单元电路的设计 1.3.1抢答电路设计 抢答电路的功能有两个：一是能分辨岀选手按按钮的先后，并锁存优先抢答者的编号，供译码显示电路 用；二是要使其他选手的按钮操作无效。因此，选用优先编码器74LS148和RS锁存器74LS279以及译码显 示电路完成上述功能，其引脚图及真值表如下图所示。 图3 74LS148引脚图 表1 74

12、LS148真值表 Inputs Outputs El 01234567 A2 A1 AO GS EO H xxxxxxxx H H H H H L HHHHHHHH H H H H L L XXXXXXXL L L L L H L XXXXXXLH L L H L H L XXXXXLHH L H L L H L XXXXLHHH L H H L H L XXXLHHHH H L L L H L XXLHHHHH H L H L H L XLHHHHHH H H L L H L LHHHHHHH H H H L H 八路智力竞赛抢答器设计 74LS148是一八线-三线优先编码器，该编码器由8个

13、信号输入端，3个二进制输岀端，输入输岀均为低 电平有效。EI为输入使能端，低电平有效，当EI为低电平时，编码器处于工作状态；EO为输岀使能端，只 有在EI=0，且所有输入都为 1时，输岀为0; GS表征编码器的工作状态，当且仅当EI为低电平，且输入至 少有一各为有效电平时，GS才有效。因此，可根据 El、EO GS功能扩展端的特点，对电路进行相应控制。 编码器在抢答电路中功能是判断抢答者的编号。 图4 74LS279引脚图 74LS279是由4个RS锁存器组成，且均为与非门构成的RS锁存器。其中，1S和3S有两个输入端，S1 和S2均为相与的关系。本设计中，将S2均接高电平，仅利用 S1控制输

14、岀。其引脚图如图四所示，下表为 SR锁存器的功能真值表，值得注意的是S和R不能同时为高电平，否则输岀不确定。 表2 74LS279真值表 Inputs Output S(D R Q L L H* L H H H L L H H Qq 74LS48为七段显示译码器。该集成译码器设有多个辅助控制端，以增强器件的功能。BI/RBO为灭灯输 入，当BI=0时，所有字形熄灭。LT为试灯输入，当 LT=0且RBO=1时，显示字形为 8,常用于检测自身的好 坏。RBI为动态灭灯输入，当LT=1，RBI=0且输入均为0时，输岀均为低电平，数码管“灭零”。其引脚图和 15 / 22 逻辑图分别如图5图6所示，真

15、值表如表 3所示。 2 A1 1 16 一丫 A2 2 15 i LT- 3 14 一 g Bl/RBO 4 13 a 両一 5 12 b A3 6 11 A0 1 7 10 GND 6 g 1 1 66 AD Al A2 A3 LT REI 91/ a b c d s f g R60 1 1 13 12 1 1 1 1 1 1 Y 1 10 9 15 U 4 图5 74LS48的引脚图 图6 74LS48的逻辑图 表3 74LS48真值表 Decim Inputs Outputs Or Function rr RBI Aj Aa Ai Ao BI/RBO a b c d e f g 0 (N

16、ote 1 H H L L L L H H H H H H H L 1 (Natal) H X L L L H H L H H L L L L 2 H X L L H L H H H L H H L H 3 H X L L H H H H H H H L L H 4 H X L H L L H L H H L L H H 5 H X L H L H H H L H H L H H 6 H X L H H L H L L H H H H H 7 H X L H H H H H H H L L L L 6 H X H L L L H H H H H H H H 9 H X H L L H H H

17、H H L L H H 10 H X H L H L H L L L H H L H 11 H X H L H H H L L H H L L H 12 H X H H L L H L H L L L H H 13 H X H H L H H H L L H L H H id H X H H H L H L L L H H H H 15 H X H H H H H L L L L L L L 01 (Note 2) X X X X X X L L L L L L L L RBf (Note3 H L L L L L L L L L L L L L U (Note 4) L X X X X X

18、H H H H H H H H 由真值表可以看岀译码器74LS48输岀高电平有效，用以驱动共阴极数码管。七段显示译码器一般与七 段数码显示器相连，共同构成四输入端的数码显示电路，如图7所示。共阴极数码显示器的功能表如表4所 示。 厂1 1-1 1 1 _| | _| 1 1 1 I- -1 匕 1 图7 7448组成的四个输入端的数码显示组合电路 图8 7448产生的显示数字 表4共阴极数码显示器的功能表 十进制 A3 A2 A1 A0 a b c d e f g 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 0 1 1 0 1

19、 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 0 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 0 0 1 1 根据各芯片功能及抢答器的功能要求，抢答器电路如下所示 1戸 I 1 2 3 b Fi B BO 一侦 J2 U3 抢答器电路 工作原理：SW1-8为八位选手的抢答开关，SW9单刀双掷开关设为主持人控制开关。当主持人控制开关 置于清零状态时，RS触发器

20、的R端为低电平，输岀端全部为低电平。于是74LS48的BI为高，显示器灭灯； 74LS148的选通输入端 ST为高电平，74LS148处于工作状态，此时锁存电路不工作。当SW9置于开始状态， 优先编码电路和锁存电路同时处于工作状态。74LS279的1R、1S均为高电平，由真值表可知，输岀1Q为低 电平，从而使74LS148输入使能端为低电平有效，即抢答器处于等待工作状态。若有选手（假设为3号选手） 按动抢答开关（即闭合SW4,此时优先编码器 74LS148输入端13接低电平有效，则输岀A2A1A0为100,A2A1A0 分别接至4S、3S、2S，根据RS锁存器真值表，2Q3Q4C输岀分别为11

21、0，从而74LS48的输入端DCBA为0011， 经74LS48译码，显示器上显示“ 3”。与此同时，当 74LS148输入端有一个为低电平时，GS为低电平有效， 即标志译码器处于工作状态，从而使1S为0,此时1Q输岀为高电平，致使 EI为高电平，74LS148处于禁止 工作状态，其他选手抢答按钮的输入信号不会被接受。这就保证了抢答者优先性以及抢答电路的准确性。抢 答结束后，主持人开关置于清零状态，数码管变灰，一切恢复初始状态，以便进入下一轮抢答环节。 1.3.2定时电路设计 设计要求抢答器具有定时功能，且节目主持人根据抢答题的难易程度，可设定一次抢答的时间（设为 30s）。设计中选用十进制同

22、步加 /减计数器74LS192进行设计，74LS192是具有置数和清零功能，其引脚图和 逻辑图如图10所示，真值表如表 5所示。 P1- 1 -va 01 1 15 P0 00- 3 U MK 4 13 珂 CP0- 5 u Q2- 6 11 -Pl 05 - 7 10 Pl GND- 0 g 一 P3 It 15 I 10 9 占 II I 1 M 3 2 7 图10 74LS192 引脚图和逻辑图 P0、P1、P2、P3置数并行数据输入; Q0 Q1、Q2、Q3计数数据输岀； CR清零端； LD置数端； CPu加法计数CP输入; CPd减法计数CP输入; CO进位输岀端； BO借位输岀端。

23、 表5 74LS192 真值表 MR PL CPy CPb IMod* H X X X Reset (AsynJ L L X X Preset (AsynJ L H H H No Change L H H Count Up L H H Count Don 74LS192 的 根据设计要求，需要两片74LS192构成100进制减计数器。由功能真值表可知，只需将个位 借位输岀端 BO与十位74LS192的CPd即可实现100进制减计数。值得注意的是，要使其实现减计数，CPu 端口必须接高电平。 计数器的时钟脉冲由秒脉冲电路提供。秒脉冲电路由555构成的多谐振荡器构成，如图11所示。多谐振 荡器无需

24、外加输入信号就能在接通电源自行产生矩形波输岀。 因为周期为一秒，所以频率是 1赫兹。图中电容的充放电时间分别是: t1=RB X CX ln2 0.7RB X C t2=(RA+RB) X CX ln2 0.7(RA+RB)C 所以555的3端输岀的频率为：f=1/(t1+t2) 1.43/(2RA+RB)C 我们采用的电阻和电容值分别是: RA=15, R2=68KQ, C1=10uf,满足上式，即得到的是秒脉冲。 由以上集成芯片设计的定时电路如图12所示。 xtc 沁A 凸U5 B nsm订9口 茴 QJ D1 D2 2 的 时 UP ICU DN ICO PL l/h U3 C D AB

25、I TDCT 01 c D dosdqrJp恥九注 A B c _c E rr 1 - - M M - J* - J GKO 图12定时电路 工作原理：首先主持人根据题的难易程度改变 74LS192的输入端 D3D2D1D0的电平来确定抢答时间(假 定为30秒），555构成秒脉冲产生电路为计时电路提供脉冲。抢答开始前主持人闭合开关，74LS192的置数 端PL为低电平有效，处于置数状态，数码管显示定时时间。抢答开始，主持人打开开关，计数器处于计数 状态，555产生的秒脉冲与十位74LS192借位输岀端（其初始状态为高电平）相与。计数器递减计数至00, 十位74LS192借位输岀端为低电平，计数器停止工作，产生报警。计时期间有人抢答，减计数器停止计时， 显示器上显示此刻时间。 1.3.3报警电路设计 由555定时器和三极管构成的报警电路如图13所示。图中555定时器用来构成多谐振荡器，其震荡频 率和秒脉冲产生电路中频率的计算方法相同。3端的输出信号经过三级管驱动扬声器，发出报警信号。当4 端的输入信号是高电平时，振荡器工作，有报警信号，4端输入低电平时，振荡器不工作，没有报警信号。 也就是说需要报警时只需控制输入端即可。 图13报警电路 C4 1Q0n 1.3.4 时序控制电路 时序控制电路是抢答器设计的关键，需要完成以下三项功能： a. 主持人将控制开关拨到“开始”位置