多功能数字钟课程设计

1、目录设计任务1前言31. 设计目的42. 设计要求43. 设计的总体方案53.1 系统基本方案选择与论证5 3.1.1芯片的选择方案和论证53.1.2 显示模块选择方案和论证53.1.3脉冲发生器的选择方案和论证63.1.4 电路设计最终方案与系统组成框图63.2 1hz标准脉冲发生器63.3 计数译码显示73.4 校正电路74. 单元电路的设计74.1振荡器与分频器的设计74.2. 计数器与译码器的设计85校时电路的设计136. 结果分析157设计小节15 8. 参考文献16附录16附录1：数字钟的主体电路逻辑图17附录2：所用元器件清单18附录3: 数字钟的实物连线图19多功能数字钟 前言

2、数字钟已成为人们常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。 虽然现在市场上已有现成的数字钟集成电路芯片，价格便宜、使用也方便，但是这里介绍的自制数字电子表可以满足使用者的一些特殊要求，输出方式灵活，如可以随意设置时、分、秒的输出，改变显示数字的大小等等。并且由于集成电路技术的发展，特别是mos集成电路技术的发展，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方

3、便等优点。内容摘要：数字钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。电路由时钟脉冲发生器、时钟计数器、译码驱动电路和数字显示电路以及时间调整电路组成。用晶体振荡器产生时间标准信号，这里采用石英晶体振荡器。显示器件选用led七段数码管。在译码显示电路输出的驱动下，显示出清晰、直观的数字符号。针对数字钟会产生走时误差的现象，在电路中就设计有有校准时间功能的电路。 关键词：数字钟；分频器；计时器；译码器 abstract:this digital clock is a time-device, which can display hour, minute, second. the

4、circuit consists of the clock pulse generator, the clock counter, decoding drive circuit, digital display circuit and the time adjustment circuit. it generates time standard signal using crystal oscillator, here is the quartz crystal oscillator. display component selects seven-segment numerical tube

5、 led. driven by decoding output circuit, it can display showing clear and intuitive figures. due to walking error of digital clock, we design time calibration circuit in the system. key words：digital clock; divider；timer；decoder1. 设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，

6、因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。2. 设计要求1.设计指标（1）以12小时为一个周期；（2）显示时、分、秒；（3）具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；（4）计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；（5）为了保证计时的稳定及

7、准确须由晶体振荡器提供表针时间基准信号。2设计要求（1）画出电路原理图（或仿真电路图）；（2）元器件及参数选择；（3）电路仿真与调试；3制作要求 自行装配和调试，并能发现问题和解决问题。4编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。3.设计的总体方案3.1芯片的选择方案和论证：3.1.1芯片的选择方案和论证cmos与ttl电路的区别 1.cmos是场效应管构成(单极性电路)，ttl为双极晶体管构成（双极性电路）2.coms的逻辑电平范围比较大（515v），ttl只能在5v下工作 3.cmos的高低电平之间相差比较大、抗干扰性强，ttl则相差小，抗干扰能力差。4.cmo

8、s功耗很小，ttl功耗较大（15ma/门） 5.cmos的工作频率较ttl略低，但是高速cmos速度与ttl差不多相当 6.cmos的噪声容限比ttl噪声容限大7.通常以为ttl门的速度高于“cmos门电路。影响 ttl门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻阻数值。电阻数值越大，工作速度越低。管子的开关时间越长，门的工作速度越低。门的速度主要体现在输出波形相对于输入波形上有“传输延时”tpd。将tpd与空载功耗p的乘积称为“速度-功耗积”，做为器件性能的一个重要指标，其值越小，表明器件的性能越 好（一般约为几十皮（10-12）焦耳）。与ttl门电路的情况不同，

9、影响cmos电路工作速度的主要因素在于电路的外部，即负载电容cl。cl是主要影响器件工作速度的原因。由cl所决定的影响cmos门的传输延时约为几十纳秒。 8.ttl电路是电流控制器件，而coms电路是电压控制器件。方案一: 采用89c51芯片作为硬件核心，采用flash rom，内部具有4kb rom 存储空间,能于3v的超低压工作,而且与mcs-51系列单片机完全兼容,但是运用于电路设计中时由于不具备isp在线编程技术, 当在对电路进行调试时，由于程序的错误修改或对程序的新增功能需要烧入程序时，对芯片的多次拔插会对芯片造成一定的损坏。方案二: 采用74ls系列的芯片为核心,虽然结构简单，但通

10、俗易懂，不像单片机系统的复杂内部结构。既能更好的了解数字钟的工作原理，也是广大初学者的首选芯片之一。3.1.2 显示模块选择方案和论证：方案一： 采用lcd液晶显示屏,液晶显示屏的显示功能强大,可显示大量文字,图形,显示多样,清晰可见,但是价格昂贵,需要的接口线多,所以在此设计中不采用lcd液晶显示屏.方案二： 采用点阵式数码管显示，点阵式数码管是由八行八列的发光二极管组成，对于显示文字比较适合,如采用在显示数字显得太浪费,且价格也相对较高,所以也不用此种作为显示.方案三：采用七段数码管以其原理简单、功能单一、界面美观大方等诸多优点，所以选择它作为显示部分。3.1.3脉冲发生器的选择方案和论证

11、：方案一：采用由三与非门构成的环形振荡器为核心的电路产生1hz脉冲信号，但它受温度的影响很大，频率的稳定性不高，所以很难满足设计要求。方案二：采用cmos型555芯片，输入阻抗高达10数量级，定时长，功耗小，非常适合本电路的设计要求。3.1.4 电路设计最终方案与系统组成框图综上各方案所述,对此次作品的方案选定: 采用以74ls系列的芯片为核心设计; 555提供时钟脉冲; 七段数码管作为显示。系统组成框图数字钟的基本功能为：准确计时，以数字形式形式时分秒的时间，小时的计时要求为“12翻1”，分和秒的计时要求为60进制。扩展功能：定时控制 仿广播电台正点报时 报整点时数 触摸报整点时数 扩展电路

12、时显示器 定时控制主体电路 秒显示器 分显示器数字钟电路系统的组成框图为： 防电台报时 秒译码器 分译码器 时译码器 报整点时数 时计数器 秒计数器 分计数器 触摸整点报时 校时电路 振荡器 分频器 该系统的工作原理是：振荡器产生的稳定高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。3.2. 1hz标准脉冲发生器：1hz标准脉冲发生器是数字钟的

13、核心部分，它的精度和稳定度决定了数字钟的质量。通常用晶体振荡器发出的脉冲经过整形、分频获得1hz的标准秒脉冲。本实验中采用由集成电路定时器555与rc组成的多谐振荡器，将1000hz的脉冲经过三个74ls90进行逐级分频最后得到标准的1hz秒脉冲。3.3. 计数译码显示 秒、分、时分别为六十进制、六十进制、十二进制，可以采用同步或异步中规模计数器完成。 译码采用74ls48译码器驱动共阳极数码管。3.4. 校正电路 由于走时不准确而造成显示的时间快或慢，就要对表进行校准。这一功能利用手动单脉冲对其进行校准。4. 单元电路的设计4.1振荡器与分频器的设计4.1.1振荡器的设计 本次设计采用的振荡

14、器是由集成电路定时器555与rc组成的多谐振荡器。如图所示：图（）555与rc组成的多谐振荡器多谐振荡器是一种自激振荡电路，该电路在接通电源后无需外接触发信号就能产生一定频率和幅值的矩形波或方波。由于多谐振荡器在工作过程中不存在稳定状态，故又称为无稳态电路。首先用555振荡器产生高频脉冲信号，接着用分频器对该脉冲信号进行处理，得到频率为1hz的稳定脉冲信号，将其输入计数器，采用8421bcd码计数，然后译码器将8421bcd信号译成十进制信号输送到显示器显示出时间，在分频器和计数器还连接一个校正电路，可完成对小时和分的校正。4.1.2. 分频器的设计 分频器的功能主要有两个： .产生标准秒脉冲

15、信号 .提供功能扩展电路所需要的信号，如仿电台报时用的1khz的高音频信号和500hz的低音频信号等。分频器首先采用三片集成74ls90芯片把555振荡管输出的1khz高频脉冲将其转换成1hz的标准脉冲信号稳定输出，使计数器开始 从秒个位计数。因每片为110分频，3三片级联则可获得所需要的频率信号，即第一片的q0端输出频率为500hz,第二片的q3端输出为10hz，第三片的q3端输出为1hz。图（2） 74ls90引脚图表1 74ls90功能表输 入输 出功 能清 0置 9时 钟qd qc qb qar0(1)、r0(2)s9(1)、s9(2)cp1 cp21100 0000清 00011 1

16、001置 90 00 0 1qa输出二进制计数1 qdqcqb输出五进制计数 qaqdqcqbqa输出 8421bcd 码十进制计数qdqaqdqcqb输出 5421bcd 码十进制计数1 1不 变保 持 4.2计数器与译码器的设计 4.2.1. 计数器.分和秒计数器都是模m=60的计数器 ,其计数规律为0001585900 选74ls92作十位计数器，74ls90作个位计数器，再将它们级联组成模数m=60的计数器. 十分之一秒计数器和分计数器是十进制，所以只需要将 74ls90 接成十进制即可。电路图如下： 图（3） 74ls90构成十进制计数器时间计数单元： 时间计数单元有时计数、分计数和

17、秒计数等几个部分。 要实现 0.1 秒计数，须设计一个 10 进制计数器；要实现秒计数，须设计一个 60 进制计数器；要实现分计数，须设计一个 10 进制计数器，这里选用 74ls90 实现。 74ls92 内部是由 4 个主从触发器和用作除 2 计数器及计数周期长度为除6的3位2进制计数器所用的附加选通所组成。为了利用本计数器的最大计数长度（十二进制），可将q b 输入同 q a 输出连接，输入计数脉冲可加到输入a上，此时输出如功能表（2）所示。 图（4） 74ls92 复位计数功能表 图 （5）74ls92引脚图 表 2 74ls92 计数功能表计数输出qdqcqbqa0llll1lllh

18、2llhl3llhh4lhll5lhlh6hlll7hllh8hlhl9hlhh10hhll11hhlh 注：输出qa与输入b相连接 74ls90 是二 - 五十进制计数器，所以设计一个60进制秒计数器要用两个 74ls90 ，当计数状态一到 01100000 立即清零。但是用90实现六进制时须将qc,qa分别接 r0(1)、r0(2)，这样由启动停止电路输出的启动停止秒表工作的信号就无法接到 r0(1)、r0(2)处控制。所以本设计中改用 74ls92 实现 60 进制计数。所以六十进制计数器电路图如下 图(6). 74ls92 及 74ls90 构成六十进制计数器时计数器是一个“12翻1”

19、的特殊进制计数器 即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律,选用74ls191和74ls74 。 表3 “12翻1”小时计数时序cp十位个位cp十位个位q10q03q02q01q00q10q03q02q01q00000000801000100001901001200010暂态010103000111010000400100111000150010112100106001101300001700111 图（7）时计数器十二进制 图（8） 74ls191引脚图计数器的状态要发生两次跳跃：一是计数器计

20、数到9，即个位计数器状态为q03q02 q01q00=1001后，在下一步计数脉冲作用下计数器进入暂态1010，利用暂态的两个1即q03q01使个位异步置0，同时向十位计数器进位使q10=1；二是计数器计到12后，在第13个计数器脉冲作用下个位计数器的状态应为q03q02q01q00=0001，十位计数器的q10=0，第二次跳跃的十位清“0”和个位置“1”信号可由 暂态为“1”的输出端q10，q01，q00来产生由上述分析得74ls191的控制方程式来完成计数器第一次置“0”，计数器计到1时改变74 ls191的加减控制模式，使其原来的加法计数器变为减法计数器在第13个计数器脉冲来到时，个位计

21、数器减1，使十位计数器清“0”，使计数器的状态为q10=0，q03q02q01q00=0001。表4 74ls191的功能表slomcp工作状态010加法计数011减法计数x0xx预置数11xx保持用置位法将74ls191接成n进制加法计数器的步骤： 1s 和m接成“0”电平； 2把初状态接到d3d0； 3把输出端的末状态的下一状态的“1”信号通过与非门接到ld端。 74ls74 74ls74是一个边沿触发器数字电路器件，每个器件中包含两个相同的、相互独立的边沿触发d触发器电路模块。 表5 74ls74的逻辑功能表和逻辑符号输入输出预置消除时钟dqqsdrdcp0110100100不定1111

22、011001110qq0图（9）74ls74芯片引脚图 4.2.2. 译码器 图（10）74ls48引脚 通过74ls48可以把时分秒计数器的值译为十进制数并且通过led显示出来。lt为试灯输入： 当 lt =0 时， ib / ybr =1 时，若七段均完好，显示字形是“8”，该输入端常用于检查74ls48 显示器的好坏；当lt =1 时，译码器方可进行译码显示。ibr 用来动态灭零，当 lt = 1 时，且ibr =0， 输入7，a3a2a1a0=0000 时，则ib / ybr =0 使数字符的各段熄灭； ib / ybr 为灭灯输入/灭灯输出，当 ib =0 时不管输入如何, 数码管不

23、显示数字； ibr 为控制低位灭零信号,当ybr =1 时, 说明本位处于显示状态； 若ybr =0, 且低位为零, 则低位零被熄灭。详见功能表表5 74ls48功能表74ls48引脚功能表七段译码驱动器功能表十进数或功能输入bi/rbo输出备注/td ltrbid c b a abcdefg0hh0 0 0 0h111111011hx0 0 0 1h01100002hx0 0 1 0h11011013hx0 0 1 1h11110014hx0 1 0 0h01100115hx0 1 0 1h10110116hx0 1 1 0h00111117hx0 1 1 1h11100008hx1 0 0

24、 0h11111119hx1 0 0 1h111001110hx1 0 1 0h000110111hx1 0 1 1h001100112hx1 1 0 0h010001113hx1 1 0 1h100101114hx1 1 1 0h000111115hx1 1 1 1h0000000bixxx x x xl00000002rbihl0 0 0 0l00000003ltlxx x x xh111111145.校时电路的设计对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有两种“快校时”和“慢校时”， “快 校时”是，通过开关控制，使计数器对1h

25、z的校时脉冲计数。“慢校时”是用手动产生单脉冲做校时脉冲。图（11）所示的为校时、校分电路。其中s1为校“分”用的控制开关，s2为校“时”用的控制开关，它们的控制功能如表1.1所示。校时脉冲采用分频器输出的1hz脉冲。同时为了缓解开关s1或 s2为“0”或“1”时产生的抖动，需在开关处各并接一电容。图（11）校时电路的设计表（12）校时开关的功能校对电路原理：当数字钟出现误差时，需校准。校对时间总是在标准时间到来之前进行，一般分四个步骤：首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，应将秒计数器清零，时钟暂停计数，处于等待启动；当选定的标准时刻到达的瞬间，按起动

26、按钮，电路则从所预置时间开始计数。6. 结果分析1.信号源测试在整个数字钟的制作过程中，信号源以外的部分，只要器件无损坏，则都能正常工作，而信号源的信号频率却在各个器件无损坏的情况下有较大的偏差，要对信号源进行调整，调整是通过控制555的分压电阻实现的，具体数学公式如下：r1+2*r2t/0.7c1 若信号源频率偏低，则通过减小电阻/电容值来加快频率，反之通过增加电阻/电容来降低频率。 在本设计中可以求出t/0.7c1=14.2 k,又因为r1=2 k,r2=5.1 k,则可以算出滑动变阻器的只要小于2 k。2.数码管的检测测量数码管3、8脚之间是否短路，之后检测其他各脚与3、8脚之间是否短路

27、，通常正常情况的阻值是500k1000k。七段式数码管的各段是否完好，可以用万用表欧姆档进行检测。因为本次设计中用的是3、8脚共阴极型，所以将万用表的黑表笔接触3脚或8脚，红表笔分别接触其他各引脚，对应的数码管各段亮起就表示其是好的。3.主体电路的装调根据图1所示的数字钟系统组成框图，按照信号的流向分级安装，逐级级联，这里的每级组成数字钟的各功能电路。级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，则可以增加多级逻辑门来延时。如果显示字符变化很快，模糊不清，这可能是电源电流的跳变引起的，则可在集成电路器件的电源端vcc加退耦滤波电容。通常用几十微法的大电容与0.01uf的小电容相并

28、联来作为退耦滤波电容。4.电路问题与调试所有线路接好后，必定要进行电路的调试与检测。本设计中遇到的问题有如下几点：4.1. 一开始只有秒脉冲，分与时都不动。这是因为没有把脉冲信号接到分与时的电路上。4.2. 连接校时开关的方发错误。校时开关应有两个常开触点和两个常闭触点，这次设计要求接入的是两个常开触点，使得可以手动给出脉冲信号，用以检测分与时的进制。而我们把两个常闭触点连接起来，导致电路短路，没有信号输出。4.3. 脉冲输出不稳定，时断时续。这就要调节滑动变阻器的阻值来稳定。也有可能是555芯片电路的问题。7. 设计小结通过这次数字电路的设计是我提高了自己的思维能力，动手能力。数字电路是一门

29、涉及面最广，涵盖内容最多，所以它需要综合性的能力，并且它对学生也进行了综合性的训练，这钟训练是通过进行某一课题的设计，安装，调试来完成的。总之，通过这次的设计，不论是对于我现在的学习，还是今后从事电子设计，研制电子产品都是收益菲浅的 本次的设计我的题目是数字时钟的设计数字钟是日常生活中不可或缺的不论在家庭中还是在交通中，它的使用范围都是极其广泛的从原理上说，它是一个典型的数字电路，其中包括组合逻辑电路，时序电路和组成的多谐振荡器数字钟可实现整点报时功能和定时功能，在生活中带给人们极大的方便。而通过这次设计，我也了解了日常生活中数字钟的原理，增长了知识。我还通过这次的设计熟悉并掌握了电路设计cad的各