数字逻辑课程设计报告—抢答器试验设计报告综述

1、数字逻辑课程设计目录一、设计题目 1二、设计目的 1三、设计内容 1四、设计要求 1五、总体功能框图 - 2 -六、单元电路设计 36.1 抢答电路 36.1.1 抢答电路的设计 36.1.2 抢答电路图 46.2 定时电路 46.2.1 定时电路的设计 46.2.2 定时电路图 56.3 报警电路 56.3.1 报警电路的设计 56.3.2 报警电路图 66.4 时序控制电路 66.4.1 时序控制电路的设计 66.4.2 时序控制电路图 6七、总电路图 7八、测试 98.1 抢答功能测试 98.1.1 74LS148 的功能分析 9数字逻辑课程设计8.1.2 74LS279 的功能分析 1

2、08.1.3 测试 118.2 定时功能测试 118.2.1 74LS192 的功能分析 118.2.2 555 的功能分析 128.2.3 74LS00 的功能分析 128.2.4 测试 138.3 整机电路功能测试 138.3.1 74LS20 的功能分析 138.3.2 测试 13九、设计心得 14-15数字逻辑课程设计一、设计题目多路智力竞赛抢答器设计二、设计目的1初步掌握工程设计方法和组织实践的基本技能， 逐步熟悉开展科学实践的程序和 方法；2掌握数字电路布线、调试的基本技巧；3掌握数字系统的分析和设计方法；4能够熟悉的、合理的选用集成电路器件；5培养综合运用理论知识解决实际问题的能

3、力。 法三、设计内容用中、小规模集成电路设计并制作一个智力竞赛抢答器。 智力竞赛抢答器电路是一 个典型的数字电路系统， 是利用数字电子器件完成抢答器的功能。 其由抢答电路、 定时 电路、报警电路以及时序控制电路组成。可以利用一片 74LS148和四片 74LS279 完成 抢答电路的功能， 并用一个 8421 数码管进行显示； 利用两片 74LS192和一片 555 完成 定时电路的功能，并用两个 8421 数码管进行显示；由一片 555 和一个三极管完成报警 电路的功能；利用一片 74LS00和一片 74LS20 完成时序逻辑电路功能。由以上子电路 可以构成智力竞赛抢答器数字电路系统。四、设

4、计要求1 基本功能(1) 设计一个智力竞赛抢答器，可同时供 8名选手或 8 个代表队参加比赛，他们得 编号分别时 0、1、2、3、4、 5、6、7，各用一个抢答按钮，按钮的编号与选手的编号 相对应，分别是 S0、S1、 S2、S3、 S4、S5、S6、S7。(2) 给节目主持人设置一个控制开关， 用来控制系统的清零 (编号显示数码管灭灯) 和抢答的开始。(3) 抢答器具有数据锁存和显示功能。抢答开始后，若有选手按动抢答按钮，编号数字逻辑课程设计立即锁存，并在 LED 数码管上显示出选手的编号，同时扬声器给出音响提示。此外， 要封锁输入电路， 禁止其它选手抢答。 优先抢答选手的编号一直保持到主持

5、人将系统清 零为止。2. 扩展功能(1) 抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(如30ns)当节目主持人启动 “开始 ”键后，要求定时器立即减计时，并用显示器显示，同时扬声器 发出短暂的声响，声响持续时间 0.5s 左右。(2) 参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器显示选手 的编号和抢答时刻的时间，并保持到主持人将系统清零为止。(3) 如果定时抢答的时间已到， 却没有选手抢答时， 本次抢答无效， 系统短暂报警， 并封锁输入电路，禁止选手超时后抢答，时间显示器显示 00。五、总体功能框图路图1 总体功能框图定时抢答器的总体框图如图 1 所示。它由主体

6、电路和扩展电路两部分组成。 主体电 路完成基本的抢答功能，即计时抢答后，当选手按动抢答键时，能显示选手的编号，同 时能封锁输入电路，禁止其它选手抢答。扩展电路完成定时抢答的功能。数字逻辑课程设计六、单元电路设计6.1 抢答电路6.1.1 抢答电路的设计抢答电路的功能有两个： 一是能分辩出选手按键的先后， 并锁存优先抢答者的编号， 供译码显示电路用；二是要使其它选手的按键操作无效。选用优先编码器 74LS148 和 RS锁存器 74LS279可以完成上述功能，其电路组成如图 2 所示。其工作原理是：当主 持人控制开关处于 “清除”位置时， RS 触发器的 R端为低电平，输出端（ 4Q1Q）全部

7、为低电平。于是 74LS48的BI 0，显示器灭灯；74LS148的选通输入端 ST 0，74LS148 处于工作状态，此时锁存电路不工作。当主持人开关拨到 “开始 ”位置时，优先编码电路 和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端I7 I0输入信号，当有选手将键按下时（如按下 S5），74LS148的输出 Y2 Y1 Y0 010，Y EX 0， 经过 RS锁存器后，CTR1，B1 1，74LS279处于工作状态， 4Q3Q2Q 101，经 74LS48 译码后，显示器显示出 “5。”此外，CTR1，使 74LS148的ST端为高电平， 74LSE148 处于禁止工作状

8、态，封锁了其它按键的输入。当按下的键松开后， 74LS148的Y EX 为高 电平，但由于 CTR 维持高电平不变，所以 74LS148 仍处于禁止工作状态，其它按键的 输入信号不会被接收。 这就保证了抢答者的优先性以及抢答电路的准确性。 当优先抢答 者回答完问题后， 由主持人操作控制开关 S，使抢答电路复位， 以方便进行下一轮抢答。数字逻辑课程设计6.1.2 抢答电路图图 2 抢答电路的设计6.2 定时电路6.2.1 定时电路的设计 节目主持人根据抢答题的难易程度， 设定一次抢答的时间， 通过预置时间电路对计 数器进行预置，选用十进制同步加 /减计数器 74LS192 进行设计，计数器的时钟

9、脉冲由 秒脉冲电路提供。数字逻辑课程设计6.2.2 定时电路图图 3 定时电路的设计6.3 报警电路6.3.1 报警电路的设计报警电路由 555 定时器和三极管构成，其中 555 构成多谐振荡器，振荡频率为1 1.43 f00 (R1 2R2)Cln 2 (R1 2R2)C其输出信号经三极管推动扬声器。数字逻辑课程设计6.3.2 报警电路图+5 VR115K+5 V748R3 5 1055 536215PR9 01 3R51KR451068KGNDC2100uFRL8C 1 0.1 uF G ND图4 报警电路的设计报警电路中 PR 为控制信号，当 PR 为高电平时，多谐振荡器工作，反之，电路

10、停6.4 时序控制电路6.4.1 时序控制电路的设计时序控制电路是抢答器设计的关键，它要完成以下三项功能：(1) 主持人将控制开关拨到 “开始 ”位置时，扬声器发声，抢答电路和定时电路进入 正常抢答工作状态。(2) 当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。(3) 当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停 止工作。6.4.2 时序控制电路图根据上面的功能要求以及图 2、 3，设计的时序控制电路如图 5 所示。图中，门 G1 的作用是控制时钟信号 CP的放行与禁止，门 G2的作用是控制 74LS148的输入使能端 ST。 图 5( a)的工作原理

11、是：主持人控制开关从“清除”位置拨到“开始”位置时，来自 于图 2中的 74LS279的输出 CTR0，经 G3反相， A1，则从 555输出端来的时钟信号 CP能够加到 74LS279的 CPD 时钟输入端，定时电路进行递减计时。同时，在定时时间未 到时，来自于图 3中74LS192的借位输出端 BO 2 1，门 G2的输出ST0，使 74LS148 处于正常工作状态，从而实现功能( 1)的要求。当选手在定时时间内按动抢答按键时， CTR1，经 G3反相， A0，封锁 CP信号，定时器处于保持工作状态；同时，门 G2的输数字逻辑课程设计出 ST 1， 74LS148处于禁止工作状态，从而实现

12、功能( 2)的要求。当定时时间到时， 来自 74LSE192的 BO2 0，ST1，74LS148处于禁止工作状态，禁止选手进行抢答。 同时，门 G1处于关门状态，封锁 CP信号，使定时电路保持 00 状态不变，从而实现功 能( 3)的要求。 74LS121用于控制报警电路及发声的时间。+5VCPDST74LS12 1BQ1AR extC ext2AC extPRYEX 3BO 2 4100 K10u F(a) (b)图 5 时序控制电路的设计七、总电路图经过以上各单元电路的设计，可以得到定时抢答器的整机电路，如图 6 所示。 由于电子技术实验箱上的数码管显示模块已集成了显示驱动电路， 故实际

13、实验时电 路可更为简单，图 6 中的显示驱动电路部分可以不接，直接将锁存器 74LS279 和计数 器 74LS192 的输出接数码管显示模块的输入插座 A、B、C、D，其对应顺序为 A0A、 A1B、A2C、A3D，74LS279 的输出也无须再接入 74LS48的 4 脚，其它部分电 路与图 6 相同。数字逻辑课程设计6 4 图图 6 定时抢答器的整机电路设计数字逻辑课程设计八、测试8.1 抢答功能测试8.1.1 74LS148 的功能分析74LS148 是优先编码器， 功能是当几个输入信号同时出现时， 只对其中优先权最高的一个进行编码。这是它的管脚图，为 16 脚的集成芯片，电源是 VC

14、C(16) GND(8),I0 I7 为输入信号， A2,A1,A0 为三位二进制编码输出信号， IE 是使能输入端， OE 是使能输出端， GS 为片优先编码输出端。输入输出EI1I0I1I2I3I4I5I6I7A2A1A0GSEOxxxxxxxx11111011111111111100xxxxxxx0000010xxxxxx01001100xxxxx011010100xxxx0111011100xxx01111100100xx011111101100x01111111101000111111111110数字逻辑课程设计74LS148 真值表如上， 当它输入端优先级别的次序依次为 I7， I

15、6， ， I0 。当某一输入 端有低电平输入， 且比它优先级别高的输入端没有低电平输入时， 输出端才输出相应该 输入端的代码。8.1.2 74LS279 的功能分析74LS279是 4RS触发器，有锁存短暂的脉冲信号的功能。1S1与 1S2连接起来，与 1R1构成一个 RS触发器，其输出引脚为 1Q1； 1S3与 1R2构成一个 RS触发器，其输出引脚为 1Q2。74LS279 引脚排列图74LS279 真值表输入输出功能说明R Sn n 1QnQn 10 00 不稳定状态0 01 0 10 0置 0（复位）0 11 01 00 1置 1（置位）1 01 11 10 0保持1 11 110 -

16、 数字逻辑课程设计8.1.3 测试整个电路实现了智能抢答的功能， 一实现了分辨出的按键是否输入， 并锁存优先抢答者 编号，显示编号；二实现了使再次输入无效。电路中的小缺点： 要先输入控制逻辑电平， 输入抢答者的号码，再打开主持人开关， 才 能实现抢答功能，七段译码器上出现抢答者的号码。8.2 定时功能测试8.2.1 74LS192 的功能分析74LS192 是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能。 为置数端， 为加计数端，为减计数端， 为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3 为计数器输入端，为清除端， Q0、Q1、Q2、Q3为数据输出端。74L

17、S192 引脚排列图及逻辑符号74LS192 功能表输入输出CPUCPDMRPLP3P2P1P0Q3Q2 Q1Q0100 0000dcbadc ba101加法器101减法器11 - 数字逻辑课程设计8.2.2 555 的功能分析555 是一个用途很广且相当普遍的计时 IC ，只需少数的电阻和电容，便可产生数位电路所需的各种 不同频率之脉波讯号。它的真值表：引脚低触发端 （ 2 脚）高出发 端（ 6 脚）强制复位脚（ 4 脚）输出端 （3 脚）放电端（ 7 脚）电平 高低不大于1/3VDD D任意高高（置位）悬空（置位）电平 高低大于1/3VDD D不小于2/3VDD高低（置位）低（置位）电平

18、高低大于1/3VDD D小于2/3VDD高维持原 电平不 变与 3 脚相同电平 高低任意任意低（不大于0.4V ）低低8.2.3 74LS00 的功能分析74LS00 功能：四输入与非门74LS00 引脚图 - 12 - 数字逻辑课程设计真值表 ：Inputs 输入输出ABYLLHLHHHLHHHL从真值表可以看出，与非门只有在两个输入都为高电平时，输出为低电平。8.2.4 测试实现了定时电路的设计，在设定抢答时间后，能够计时，时间显示器上不停地倒计时电路中的小缺点： 定时器在 98 时候停下来而不是在 00 时候停下来。8.3 整机电路功能测试8.3.1 74LS20 的功能分析74LS20

19、 是两个 4 输入与非门，内含两组 4 与非门 第一组： 1,2,4,5 输入 6 输出。第 2 组： 9,10,12,13 输入 8 输出管脚图及真值表：8.3.2 测试实现了八路智力竞赛抢答器的全部功能，在打开开关后，定时时间内按下抢答器，优先编码器立即 分辨出抢答者编号，并用锁存器进行锁存，然后由译码显示电路显示编号，而后定时器进行工作， 直到 00 为停止。这个时候在分别进行时出现的小缺点不再出现，可以先按下主持人按钮，定时器 结束时也停在 00 时候。实验结束。13 - 数字逻辑课程设计九、设计心得本次实验结束时，我收获是非常大的，首先在实验开始后，我查阅了各个芯片的 功能，查阅的功

20、能已经写在上面的功能分析上了，这让我对这些芯片有了更多的了解。虽然我以前在实验课上做过数字逻辑的实验， 但是从来没有做过这么大型的设计， 一根导线连错就有可能全盘奔溃。 于是我和我的同伴细致而耐心地分析着， 连线着。 可 是即便如此，在出结果的时候，我们还是出现了不少问题。实验做完后，老师让我们一个个去答辩，说出自己实验中为什么而错，在这一步 中，我细细思考了所有的问题，受益匪浅，我觉得这一种思考十分的有用，这加深了我 对这个实验的理解，也使得我找到了一个解决问题的好方法。从老师的教导中，我明白了设计思路比连线更重要！ 在这一点上，我十分感谢老师。下面说说我的问题。1、在进行单独的抢答电路设计

21、中， 我出现了要先输入抢答者的号码， 再打开主持 人开关才能抢答的问题。对于这个问题，我通过仔细的思考，一步步排除，找出了这个 问题的答案。首先我用脉冲代替了主持人按钮，但是还是出现了这样的问题，说明不是逻辑电 平的问题，而是我接线上的问题。得到这个信息后，我将 YEX 所连接的 S 端导线不再 接 YEX ，而是单独接上了逻辑电平， 结果发现这个问题得到了解决， 这证明，我的连线 是没有错误的， 应该是芯片自身的问题， 在与老师探讨后， 果然发现是 148 自身芯片负 载问题，使这个 0/1 翻转不过来了。这个问题得到了解决，我的心情非常的激动，对于 设计电路也更多了思考。我认为，当电路出现问题时，不要慌张，而是一层层检验排除下来，这样就完全 可以解决自己的问题，设计出最佳的电路。2、这个问题解决了，但在单独设计时序控制电路时，我们又出现了问题，首先， 我们的逻辑电平的灯都不会亮了， 这一来， 我和我的同伴都非常的害怕， 以为是因为我 们操作上的失误， 伤害了这个仪器。 就在我们忐忑地不停查看仪器， 不断看接线都没法 成功的时候， 我们想到了求助老师， 结果老师一语点醒了我们： 是不是地线和电压短接 了？14 - 数字逻辑课程设计于是我们把所有的电压线与地线都拔掉的时候，果然发现这个问题解决了。怀着 欣喜的心情， 我们继续检查， 果然是一根导线错误使得两者短接了， 这个问题也