HyperLynx布线前仿真解读

1、第 15章 HyperLynx 布线前仿真HyperLynx 是高速仿真工具。用 HyperLynx 的 LineSim 做布线前仿真 ,可以及早地预测 和消除信号完整性问题，从而有效地约束布局、计划叠层、并在电路板布局之前优化时钟、 关键信号拓扑和终端负载。15.1 LineSim 进行仿真工作的基本方法许多 PCB 板的设计，虽然在设计的初始阶段就设计出了一系列的技术措施，来保证可 以按照要求完成 PCB 设计任务。然而实际往往设计过程中不能达到其要求。使用 LineSim 这个布线前仿真工具，可以在 PCB 设计的初期，将考虑到的 PCB 板布 线、布局方案进行仿真，再根据仿真的结果，适

2、当调整布局、布线策略，使得实际的布板更 加合理。由于普通的 PCB 电路图设计工具，不包括进行信号完整性、交叉干扰、电磁屏蔽仿真 的各种信号的物理信息。比如，一个时钟网络在 PCB 原理图上只不过是几条从驱动器到接 收器之间的若干条线而已。然而这些线的属性直接影响到一系列的信号完整性问题。比如这 根线是单一的一根线还是组线，是在 PCB 外层布线还是在内层布线，这些都是影响纤毫完 整性的重要因素。 LineSim 对这些问题都能给与解决。LineSim 仿真的具体方法如下：(1) 启动运行 HyperLynx 软件，新建一个 LineSim 原理图；(2) 激活原本为暗色的传输线，输入传输线的

3、各种参数；(3) 激活输出端和接收端的 IC 元器件，并为 IC 器件选择仿真模型；(4) 激活无源器件，并输入具体参数值；(5) 打开仿真示波器窗口；(6) 为即将进行仿真设置参数；(7) 运行仿真，在 LineSim 中设置探针；(8) 观察仿真结果，并测试时序和电压；(9) 将仿真结果以不同的形式输出。15.2 进入信号完整性原理图在 LineSim 的原理图中包含两种格式，一种是自由格式原理图(Free-Form )，另一种是基于单元原理图( Cell-Based )。0进入信号完整性原理图15.2.1自由格式原理图打开HyperLynx Simulation Software，其工作

4、界面如图15-1所示。图15-1 HyperLynx的工作界面在菜单栏中执行 File/New Lin eSim Schematic/Free-Form 菜单命令，或单击工具栏中的图 标磧，弹出HyperLynx-LincSim V7. 7-Untitled” 对话框，如图 15-2 所示。图15-2自由格式图纸指定IC模型在工具栏中单击图标，添加IC模型，用鼠标左键单击其节点并拖动，进行连线，如图15-3所示。B2-5 o-nriE777?W7 pv3 flm nMiup图15-3将IC模型连接到传输线在IC模型上双击，或右键单击IC模型在弹出的菜单中选择“Assign Models”命令,

5、图 15-4 Assign Models 对话框单击按钮 忌谕心二玄，弹出“ Select IC Model ”对话框，如图15-5所示。图 15-5 Select IC Model 对话框弹出Assign Models对话框，在此对话框的Pins”列表中，列出了已经在原理图中添加的 IC引脚，如图15-4所示。在该对话框中的Select a library， device， and signl/pin栏中，左侧的一列复选框，可以选择IC模型的类型，如IBIS模型、SPICE模型、S-Parameter模型等。在“ Libraries ”列表 中可以选择模型的子类，在“Devices ”列表中

6、选择此类模型中的具体元器件。确定好IC模型后，单击按钮氷 ，返回“ Assign Models”对话框，此时的窗口如图15-6所示。在此对话框中的Buffer settings这一栏中，选择引脚的类型，可选的引脚类型有输入(In put )、输出(Output )、反向输出(Output In verted )等。设置好引脚类型后，原理图中的IC模型如图15-7所示。图 15-6 Assign Models 对话框其中，“ U1.1 ”为输出引脚，“ U2.2 ”为输入引脚。CMF5,3 :V.FASTL1的口亦 non n4图15-7原理图中的IC模型至此，一个简单的自由格式原理图建 立完毕

7、。15.2.2 基于单元(Cell-Based )原理图File/New LineSim Schematic/Cell-Based菜单命令，新建 Cell-Based原理图命令，或单击工具栏中的三图标，如图15-8所示。图15-8新建Cell-Based原理图打开 HyperLynx Simulation Software，在菜单栏中执行3090层叠编辑器IC模型、端接电阻等元器IC或者无源器件）便IC模型、指定特性在上图中可以看到，系统自动在原理图中添加了传输线、 件，只是这些元器件还没有被激活，以虚线表示。在LineSim中，可以左键单击灰色的各元素（传输线、可以激活它们，这样就可以把它们

8、加入到原理图中。*单击各个元素就可以进入它们的物理特性模型（选择一个阻抗、改变元件值等等）在所需要添加的元器件及传输线上单击鼠标左键，可以将其激活，如单击第一排的两个IC符号以便激活LineSim原理图中的驱动器和接受器IC（CELL AO和BO），单击连接两个IC之间的标准的传输线符号，就可以激活此传输线。再次单击鼠标左键，可删除激活的元 器件，如图15-9所示。G 耳,曲叭pm二 wm ill图15-9在Cell-Based原理图中激活元器件在已激活的元器件或传输线上单击鼠标右键，可以弹出编辑窗口，对选中的对象进行编 辑，编辑的方法与自由格式原理图相同。15.3 在LineSim中对传输线

9、进行设置在工具栏中单击 Add transmission line to schematic 添加传输线图标（ 刮、旦），在光标 上会附着一段传输线的模型，单击鼠标左键，在图纸上添加传输线，如图15-10所示。图中的“ 83.5 ohms”是这段传输线的特征阻抗， “444.547 ps”是它的延迟，“3.000 in” 是传输线长度。双击这段传输线或右键单击后在弹出菜单中选择Edit Type and Values命令，弹出Edit Transmission Line编辑传输线”对话框，如图 15-11所示。TL1033.5 ohms 47.547 ps 3 .COO in图15-10添加传

10、输线图 15-11 Edit Transmission Line 对话框在图所示的对话框的Transmission-line properties这一栏中，显示了这段传输线的具体参数，如图15-12所示。在Transmission-line type栏中，可以选择传输线的类型，如“ Stackup ”叠层、“Microstrip ”微带线、“Stripline”带状线等，单击每一个类型前的复选框，可以调出相应 的Values”选项卡，对传输线模型的参数进行配置。例如，选择带状线Stripline ”，则相应得“ Values”选项卡如图15-13所示。1-lEffErente 1 Ul3E_N

11、 當,3It眩ITEllXTKIC - Frr- ReZnce riant TtirwL-siAis-Utii! Tw*Lc-s*0 DhnKDr切 5271 pei.出n湘R Q 251 Qhttd11兀U 15 SlEHr isTI利中叮3治 口器iniiti*He TL1C 51 pFHitF lh - Ul in；曰m b Olthe ”外 rnSionkis.R i e cjanpud theri:曰屁寸 hlhe Op&orHL-PieEiert&iifiklit sM耶换 t 山ie Tqtw !匚 Qhl 申曾nl.II jjijh-ivH ifcrv ll.-fiiH1*!

12、!ir h Pfi bn sstk _p fjpe 即 be tetter Fun. Sw l-lerip Ifii ddtdli图 15-12 Transmission-line properties 栏图15-13 带状线对应的“ Values”选项卡15.4 层叠编辑器在HyperLynx的LineSim和BoardSim中均包括一个强大的叠层编辑器，通过它可以简 单地对PCB进行叠层设计和修改，以及对每个信号层进行特征阻抗的计算，以便对信号反 射和信号完整性进行控制。在HyperLynx的工具栏中单击 Edit Stackup图标一，弹出Stackup Editor ”对话框, 如图1

13、5-14所示。图 15-14 Stackup Editor 对话框新的层叠结构编辑器中可以分为两个部分，电子表格区和图形区。在表格区，可以将一 个层面的数据拷贝到另一个层面上，在这里可以方便的了解印制板各个层的物理设置，并且 可以进行逐层编辑。在这个区域有5 个标签，分别是Basic、Dielectric、Metal、ZO Planning 和 CustomView。一、Basic 标签在这个界面进行叠层结构的基本设置，测量单位、材料类型等。比如图15-15所示，是设置某一层面的材料类型，金属还是介质，如果是金属层面，则在图15-16中，继续设置层面的属性：信号层( Signal )、平面层(

14、Solid/Plane )、混合层(Split/Mixed )和电镀层(Plating)。fiB dllf VHTf宝 L Sub zt4SIemL営让応1.盘心ilia I f,ILSI.EBHLflfloTtw Hail图15-16设置层面的属性Dielectric 标签Dielectric界面如图15-17所示。TfP*IifcekLiui lOEFEllu 1bTvnL3角!：血川fif M 3TOPfle+41FieilsAu.IdLk厂DL6LGC1f3ifiJ1! G:pT4g4 90 02vetHrttl匚L ItL . 02laiL. tfl* ta.1Sa|UJ出皿卜JLs

15、3li tt tetra c40 QIai lui-i-r Ml HTO.HJI4UJ和眄*口卜CJia-r3fuJbl：l|i.4.J;upj wGAQi Q2fiJTO弘创FlhuJL0QUBi kt*0-1 riff耳! | .1P f4. t02ISH nTTZCMWe+aEieilbI-Aals-LLor 口 ADLettei rac费林F RAtlA 1* dUJjlu Ei hilUILiKurdiiuj Fitaurncy!Mkh图 15-17 Dielectric 界面在这里设置介质材料属性，包括选用的介质工艺特性（prepreg or core聚酯胶片或堆芯）如上图中Tec

16、hnology栏所示。传输线仿真损耗（GHz功能设置），以及介电常数的测量 频率。如图15-18中的100MHz处。M Lal sulatt L - fo- metal iyeis rtt m iMirsun 1 nj drfcttits亓卜 e“nwktHz图15-18介电常数的测量频率Metal标签Metal界面如图15-19所示。：L7 wfrrt*ITHWXfct載1:丄1. T9ri eltfiracFWlJlQ3rd丄*n*arrwtT1r4-q-l-ai1,12_匸 l at ac1 r4 fyliSl T&.I.410朮21&L3 二CgpazQ 3j tTQi L*r1iiB

17、IQ牟1皿“孔总耳十】?L(rulCcqpp IT0.:3.TLb tLf-r-inc亡id4 13U师.HfiJP仙暑i-TeT1n/1 Tjci iLtcira4艸4 JZEDTEJIH4t4.1肛4二Ccjpftswi.T2bL-td4LhKh.a 53 4图 15-19 Metal 界面在这里设置 PCB板金属层面草料，如上图中除了铜，还可以选择银、金等金属材料。 此外在界面的左下部，还可以选择是否自动计算金属周围介质层的电介质常数。四、Z0 Planning 标签Z0 Planning界面如图15-20所示。T.ujrV5 L 1奄一已EeXV 口 aviiitlL lit1fia

18、1叮a, t3皿l E7. MLdIV1heI75ILD4. i1 irSi fenjbJ L制 etLfl3.2匚12flDTnjmSJ LTsiLD.F. M-EiSa 1 4ve Ai.-i1LGl. 5LtTitfV dlbIi4earii：iMrfinsZirii5 fhmirlv mn：siW*图 15-20 Z0 Planning 界面(1) 单导线的阻抗计算。在Z0 Planning标签里可以根据导线的几何参数来计算它们的特性阻抗。在这里需要提 供的参数有：层叠厚度、介电常数、线宽。叠层编辑器可以解算单导线和差分线的阻抗。对于单导线，一旦叠层厚度、介电常数给定，导线宽度就是确定

19、阻抗的主要参数，方法是:*单击电子表格区的Planning标签;*在界面左下方的选择框中选择Single trace”；*单击需要计算阻抗的层面Z0单元，将原默认的阻抗值改成需要的数值；*按下Enter”，或者在另外一个单元处单击鼠标，则根据输入阻抗的要求，软件自动计算出需要的线宽。(2) 差分阻抗的计算。对于差分线对，可以根据需要选定计算差分线阻抗的主参数：线宽；*线距；*线宽和线距共同作用。在图15-21中定义了差分阻抗为75 Q，且确定导线宽度为6mil，则所需要的线距为1.42mil 。已知阻抗值、线宽，计算差分线线距:1. 单击电子表格区的 Planning标签；2. 在界面左下方的

20、 Plan for选择框中选择Differential pair ” ；3. 在界面左下方的Strategy列表中选择解算条件：separation （线距）；1004. 单击需要计算阻抗的层面Z0单元，将原默认的阻抗值改成需要的数值（Q）;5. 单击需要计算阻抗的层面Z0单元，将原默认的线宽值改成需要的数值（15mil）;6. 按下Enter |或者在另外一个单元处单击鼠标则根据输入阻抗的要求，软件自动计算出需要的线距，如图 15-22所示。315层叠编辑器r IStrstEigj： | b。如u br separation 二| 征 irop wari： ZD 悟 ph?9 cailp r

21、tpccdb.图15-22根据要求的线宽，计算差分线线距已知阻抗值、线距，计算差分线线宽:1. 单击电子表格区的Planning标签；2. 在界面左下方的 Plan for选择框中选择Differential pair ” ；3. 在界面左下方的Strategy列表中选择解算条件width (线宽)；1004. 单击需要计算阻抗的层面Z0单元，将原默认的阻抗值改成需要的数值(Q);5. 单击需要计算阻抗的层面Z0单元，将原默认的线距值改成需要的数值(14.162mil);6. 按下Enter或者在另外一个单元处单击鼠标，则根据输入阻抗的要求，软件自动计算出需要的线宽(15.008mil )，如

22、图15-23所示。已知阻抗值，同时计算差分线线距和线宽:1. 单击电子表格区的 Planning标签；2. 在界面左下方的 Plan for选择框中选择Differential pair ” ；3. 在界面左下方的Strategy列表中选择解算条件：both （两者兼有）；1004. 单击需要计算阻抗的层面Z0单元，将原默认的阻抗值改成需要的数值Q）;5. 在该层面阻抗值单元出现一个按钮匹竺_1,如图15-24所示。图 15-27 Custom View 界面319图15-24根据要求的阻抗值同时计算差分线线距、线宽可以根单击按钮唱ew.|,出现一个二维的曲线，其横坐标是线距，纵坐标是线宽。据

23、这个曲线来确定实际的线宽和线距，如图15-25所示。图15-25确定阻抗下线宽、线距的二维曲线图可以根据这个曲线来确定实际线宽和线距。在上图中单击鼠标右键，在弹出的菜单中, 可以对曲线图进行拷贝、打印、放大、平移等操作，如图15-26所示。git to ifindovrP Mini ngTrick CursorCopyC trl+CCopy invertedFrint图15-26曲线界面的操作菜单五、Custom View 标签 所示。选中这个标签，将显示前面四个标签中所有的列表参数。Custom View界面如图15-27匚 olarl!nr Unv Etrle r a. atfb* wTh

24、1加】hf忌必2pjTQF53 0Z-413Sn?3l： nt*4r fMDE.&vetAb-lftlJ14Zs4富畑4.1rib*匸FVdc-BlnjierSi ua.L 2Hb-inlEl CE-4.1OT1A11111DI-UM tlCTipECTTOXK“ala严】uHi Al 血亡1! rlcSd 36k Mkit.HciJ*戸 Fi FoiIdiari frrri iLTQ-ndirr dlrhclntnErheqjsnzjj:MUsCurd 00261 .15.5 在LineSim中进行串扰仿真在串扰仿真中以总线为例，进行总线上的串扰仿真讲解。在现在的数字系统的典型总线一般包括许

25、多物理上的并行走线16、32、64位，甚至更多的信号线。可是，当对这样的一组总线进行仿真时，很明显不会对所有的信号同时进行 仿真(如果包括所有的信号进行仿真将浪费大量的时间)。相反，应该利用串扰的特点，对造成串扰的受害网络影响最显著的两个网络进行仿真分析：受害网络两边距离最近的两个网 络。所以，一般来说，应该集中尽力来分析仿真这三根网络组。15.5.1 通过在原理图中建立一组三个相邻的走线(1) 单击工具条上的新建 LineSim原理图图标，建立一个新的LineSim原理图。(2) 左键单击 CELL:AO 和B0。(3) 左键单击这两个IC符号之间的一段传输线。(4) 在传输线符号上单击右键

26、，打开传输线编辑对话框。(5) 在Coupled ”中选择单选 Stackup。将进入 Add to Coupli ng Regio ns 对话框 页，(New Coupling )将出现在左边的窗口中。 现在单击Edit coupling Region ”表页，这里可以浏览建立的耦合区域的截面 图。从这里，单击Layer对话框中的下拉菜单，从中选择“ 3,Signal. InnerSignal1”，以及不选择Auto Zoom ”复选框以便可以浏览整个叠层结构。(7) 单击传输线类型Transmission-Line Type ”页表，在Comment域中填上“Aggressor 1 ”。(

27、8) 单击按钮一二一退出。设置完毕以后如图15-28所示。图 15-28 Edit Transmission Line 对话框(9)重复以上的几个步骤，用同样的方法建立第二和第三根网络，必须注意保证 三根传输线处于同一个耦合区域“Coupli ng0001 ”中，命名第二根位于中间的0在LineSim中进行串扰仿真传输线为“ Victim ” TL ( A1,B1 )，而第三根位于右边的传输线命名为“Aggressor 2” TL( A2,B2)，如图 15-29 所示。图 15-29 Edit Transmission Line 对话框它们之间的左右位置可以通过窗口底部的左右方向的箭头移动，

28、按照需要调整三根传输线的位置，在 Coupling region中默认的平行长度是3inches，线宽是6.0mils，线到线的间距是 8.0mils。(10) 在对话框的顶部，在Name域中输入“ Generic Bus Example ”。(11) 改变长度为12.0inches。设置后如图15-30所示。图 15-30 Edit Transmission Line 对话框(12)在原理图中传输线设置后，如图15-31所示。注意在Transmission-Line Type”页表中的单选框Coupling Direction ”，是 LineSim 串扰 的高级特点，它可以将比这里讨论的例

29、子更复杂的耦合对进行仿真。15.5.2 指派IC模型现在，已经建立了三根平行的传输线例子，下一步，在仿真之前必须先指派IC模型。(1)将鼠标指针移动到原理图左端的任何一个驱动IC符号上，将看到IC符号周围将出现一个红色的方框。右键单击CELL:A0位置上的IC符号，将出现一个“ Assign Models”对话 框。单击对话框右边的 Select ；打开“ Select IC Model ”对话框。在对话框的左边，单击EASY.MOD，将显示出一个 HyperLynx的常用模型。从列表中选择 CMOS,3.3V,FAST,单击按钮朮 L如图15-32所示。图 15-32 Select IC M

30、odel 对话框 这时，一个确认框出现，询问是否将Vcc改变到3.3V，单击“ Yes”。 然后，单击 Assign Models页的“ Copy”和“ Paste All ”快速地指派所有的IC 模型都为 “CMOS,3.3VFAST。注意在IC符号的Assign Models对话框中指派的模型，默认为“In put ”类型。(8)通过选择对话框中的“ Buffer Setting ”改变 U(A0)和U(A2)类型为“ Output 类型，如图15-33所示。图 15-33 Assign Models 对话框339图15-34原理图编辑器三根传输线代表了总线中并行的三根走线。左端三个三角形

31、的IC驱动符号代表三根传输线左端的输出驱动器。每根线的右端都有一个IC的接收端。在仿真这个设计之前，将驱动端U(A0)更改为更快的器件，以便在示波器仿真时与U(A2)的波形不至于重叠。(9)在Assign Models对话框中单击 U(A0)。再单击按钮丨-，将其模型改变为“ CMOS 3.3V ultra-fast ”，以便 将 Aggressor 1 和 Aggressor 2 的区 别开。(10) 在 Assign Models 对话框中的“Pins”列表中选择 U(A1)，在对话 框右上方的“ Buffer Settings”项目 中选择“ Stuck Low ”。这表示在仿真 中这个

32、信号是保持在不变的低电 平。单击按钮：- I，关闭此对 话框。返回到原理图编辑器，注意中间的走线驱 动器旁边的“ 0”，这代表这个驱动是“StuckLow ”的，如图15-34所示。15.5.3 Victim （受害网络）与 Aggressor （入侵网络）将各驱动IC设置为这种方式（中间走线设定为“Stuck Low ”，外面的走线设定为开关信号）是因为我们想将中间的走线定义为“Victim ”（受害网络）和将外面的两根线定义为“Aggressors”（入侵网络）。例如，想看看当周围的走线有开关跳变时，将在这根中间的走 线上产生多大的串扰。但是注意没有让中间的这根走线完全没有驱动，给它指派的

33、一个驱动 器，但是将其设定为静态。Victim的IC驱动模型很重要，因为低阻抗的驱动产生的反射将超过串扰的能量。关于“ Victims ”和“ AggressorsLineSim 可以仿真任何混合的“victim ”和“ aggressor”走线事实上，仿真器并不区分它们之间的差别。通常地，总是指定一根被设定为开关信号的走线为“Aggressors,而另一根被观察串扰信号的走线为“Victims ”。在这个仿真中，也可以将中间的这根走线设定为开关信号，在这种情况下它就成为既是Aggressor也是Victim的走线了。15.5.4 耦合域LineSim的串扰功能可以在任何的LineSim原理图

34、中增加耦合信息。在原理图中的任何走线可以通过单击鼠标右键改变它的类型为“coupled stackup”，而且可以定义任何数量的耦合域，任何一根线都可以被增加到任意的一个耦合域中去。当一根传输线被设定为耦合 时，在原理图编辑器中的显示与未耦合的走线是不同的。在原理图中，将鼠标指向任何一根传输线。注意传输线周围黄色的高亮方框，以及通过 鼠线相连的同一电磁耦合域中的其他传输线。一旦这些传输线被定义为一个耦合域，域中的 各属性以及长度都可以被定义，以便精确地符合需要仿真的条件。而且这个定义是通过几何 图形方式的，将这个几何图形方式的参数转化为电磁参数就是LineSim的工作了。在右下角的阻抗列表中列

35、出了电特性的概要。之前定义的耦合域如下：（1）所有的走线都在内层，“stripline ”层；（2）走线都是6mils宽和8mils间距（边到边）;（3）耦合走线的长度为12 inches。在对耦合域做任何改变之前，先对目前的参数设置情况下做一个仿真，看看产生多大的 串扰。15.5.5 运行串扰仿真在前面已经画好的原理图并设置了各项基本参数的基础上，下面进行串扰仿真，并介绍 一些减少串扰的方法。一、运行仿真（1）单击工具栏中的图标三，打开数字示波器窗口，如图15-35所示。图15-35数字示波器窗口确认Driver Waveform选项被设置为Edge” Falling Edge”,以及IC模

36、型被设置 为Typical”。信号线的探针设置，即不同颜色代表的不同信号设置。在示波器窗口的右半部分，单击 旁边的固按钮，弹出“ Probes”对话框，可以对信号线进行设置，双击颜色框可以修改颜 色，其中U (A0):红色，U (A1 ):蓝色，U (A2):黄色，U ( B1):紫色，如图 15-36所 示。图15-36 Probes对话框单击按钮，开始仿真。(3)当仿真完成，单击按钮(后续可以使用这个波形作为参考)，仿真波形如图15-37所示。图15-37仿真波形其中，U (A1 )蓝色线和 U ( B1 )紫色线波形显示了中间那条被干扰得线上驱动端和 接收端电压，可以看出， A1几乎没有

37、被干扰，这是由于该线发送端是阻抗很低的CMOS驱动器，但B1就不同了，它有约1V的干扰。为了便于浏览，可以将U(A1)的蓝探头复选框前的选择取消。最小化示波器窗口，然后Start在原理 图上右键单击 中间的 Victim 网络，选择“ Field Solver ，运行场分析，如图15-38所示。图15-38场分析结果页，单击按钮图中蓝色的线代表耦合域之间的电力线，红色的线代表磁力线。增加线距减小串扰的一个明显的办法就是增加走线之间的间距。(1) 最小化示波器窗口。(2) 鼠标指向原理图中的任意一根传输线，单击右键重新打开Edit Transmissionline ”对话框。(3) 单击Edit

38、 Coupli ng Regio ns ” 页表。 在Coupling Region ”列表中，高亮选择中间的一个传输线。有两种方法可以 选择：或者单击选择列表中的传输线TL(A1:B1),Victim”;或者在将鼠标移 动到图形显示中的中间线位置，左键单击即可选中。(5) 在Trace-to-Trace Separation ”区域，在Left ”和Right ” 编辑框中输入16,以增加线间的间距。同时在图形显示中的间距也变得更大了，如图15-39所示。图 15-39 Edit Transmission-line 对话框(6) 单击按钮丨确匸1,关闭对话框，然后单击工具条上的示波器图标巡，

39、打开示波器仿真窗口。(7) 单击开始仿真按钮，仿真结果如图15-40所示。6 00*5 00*4 0003 DO*VJ 2 QMVertical: 1 VMiU ontt vHod I1 EMI 徊1: ? 时#i、r dnilay： 11 ni00H5E 1knTrqdi 1 oau1B * -一 =TU V1 UUP2 DODT Aft*T UUVI,go ? iDDOi 1 ivg &(IDV S rIDD HliF：OQD 12科ggi i 勾OOQ 16DOO 18ODD图15-40增加线间距后的串扰波形显然最大串扰值(紫色波形)已经减小了，但还是超过了设计的允许范围(200mV )

40、。关闭示波器，返回原理图，在原理图中用鼠标右键单击中间的Victim 网络，在“ EditTransmission-line ”对话框中选择Field Solver选项卡，单击按钮匚二虽虽匸二二i|，再次运行场分析，分析结果如图15-41所示。图15-41增加线间距后的场分析结果三、减小介质层厚度除了改变线间距，还有许多办法可以影响串扰。有时可以通过调整PCB的叠层结构参数，试试通过简单的调整叠层结构来看看其对串扰的影响。编辑PCB叠层，参考层与内信号层的间距从10mils减小到5mils，然后重新仿真。(1) 最小化示波器窗口。(2) 执行Edit/Stackup 菜单命令，弹出叠层编辑器S

41、tackup Editor对话框。(3) 单击位于VCC ”和“ Inner1 ”之间的介质层，双击其Thickness处的输入框，将10改为5。(4) 同样单击位于GND ”和“ Inner2”之间的介质层，双击其Thickness处的输入框，将10改为5,如图15-42所示。图 15-42 叠层编辑器“ Stackup Editor”(5) 通过右边的图形显示确认两个改为 闭窗口。(6) 重新打开示波器窗口，单击仿真按钮 为了便于观察将 U (A0 )和U (A1)5mils的地方，然后单击按钮I匸二更二二I关Start Simulation 。前面的复选框关闭，并将其垂直刻度调节为200

42、mV/div，波形如图15-43所示。图15-43减小介质层厚度后的串扰仿真结果现在Victim线接收端的最大串扰值已经大大地降低了，大约小于200mV左右。一般来说，串扰可以被许多因素所影响，例如：驱动IC的技术、线间距、线宽、线长、端接(串扰需要更加比单端线复杂的端接)和PCB叠层(叠层顺序和介质的厚度)等。LineSim可以快速地分析和找到解决办法，以满足设计要求。关闭示波器，返回原理图，在原理图中用鼠标右键单击中间的Victim网络，在 EditTransmission-line对话框中选择Field Solver 选项卡，单击按钮业樂至L再次运行场分析，分析结果如图15-44所示。图

43、15-44减小介质层厚度后场分析结果四、净化Aggressor 信号注意Aggressor 1和Aggressor 2上的红色和黄色的波形上的过冲，如果能够端接这两根 传输线，将会极大减小串扰。(1) 单击工具条上的 Open Terminator Wizard命令。(2) 选择U(A0)，然后单击 OK。如果在Apply Toleranee”下拉选项中选择了10 percent” ,端接向导将会建议在Aggressor 1传输线上增加一个 39Ohm的串连端接电阻，如图 15-45所示。图 15-45 Terminator Wizard 对话框单击按钮3。 左键单击U ( A0)右边的电阻符

44、号(传输线左边)，从下拉表中选择曲 fl 3 nJhrm2.1 QQ n壬一丿CELLResistor，如图 15-46 所示。初 I 才 Ml H l 削Fcnii*0MInductor 询achw None图15-46添加电阻后的原理图 鼠标右键单击电阻符号，在Resista nee输入框中输入56,如图15-47所示。图 15-47 Edit Resistor Values 对话框 很明显Aggressor 2也是同样的拓扑结构，所以对于 U(A2)重复以上的两个步 骤。(7) 返回示波器窗口重新仿真，仿真波形如图15-48所示。图15-48净化Aggressor信号后的波形现在红色和黄

45、色的波形看起来就相当好了，将其他波形信号关闭，以便可以看得更加清 楚。改变垂直电压刻度到100mV/div，可以看出波形有了很大的改善，串扰值大约只有30mV左右，如图15-49所示。图15-49 U( B1)信号波形五、Victim网络的端接如果这根线上的驱动器为时钟沿1ns,那么就应该继续仿真，并最好在这根网络上增加端接。(1) 左键单击 Victim 网络上的串连电阻，象Agressor 一样加入一个 39 Ohms的串连电阻。(2) 右键单击U(A1)，将其从Stuck Low ”改为Output”类型。(3) 重新仿真黄色U(A1)和绿色U(B1)的信号下降沿。使用LineSim最大

46、的好处就是建立布线约束和设计指导。例如在上面的例子中，对于这个总线的布线最小线距为16mils，必须进行串行端接对过冲和串扰进行控制。15.6 LineSim的差分信号仿真在使用一对差分线的时候，你经常有意的将两根线紧密并列排列在一起，因此任何的外 部信号如果在一根线上引起干扰，则必然在另一根线上也引起干扰，由于差分特性，在末端 这些干扰将被抵消。15.6.1 设置差分阻抗LineSim它可以自动实际上对于差分对来讲“差分阻抗”是一个非常重要的参数，使用 计算差分阻抗数值和耦合参数，并且给出参数数值。打开 HyperLynx 自带的模版电路“ XT Coupled Differential.f

47、fs ”，在 HyperLynx 中执行File/Open LineSim Schematic菜单命令，如图 15-50和图15-51所示，打开一个原有的原理图，如图15-52所示。ileur LlEhetiaLicDp So AfcSLn H.AirdL .TvPCI t a B mri l r Bci-ird.FiLs Miter B.IV ?del JTixlIct 丄ivIceFp TN 门孵赳L t图 15-51 Open LineSim File 对话框TilIL2 I=n ? Ol- ITE3 QCEhi图15-50打开原理图命令图 15-52“ XT Coupled Diffe

48、rential.ffs ” 电路图在该图中可以看到，电路中有两条传输线，现在介绍如何定义U ( A1 )是相对 U(A0 )反相的。在电路图中的左边用鼠标任意双击一个驱动IC,将出现“ Assign Model ”对话框在“List ”区单击U1.3，在“ Buffer Setti ngs ”区可以看到它是被设置为“Output In verted ”，如图15-53所示。0LineSim的差分信号仿真JLrjxun lu lIcIifTin-广谄押Ri-t广 Dutjputr SiiE II 血 Jutgruk Inrw t -iIIOZIb lkwFi=4 Jt：l#Wi RiU 1*4

49、Tlivir leiOira I tTU sd mri-Pik 3l壘山盘网 - i-1JklpUa* Sdiili/FBrv j 3 H I -cl.l*f4 tVEf iV !rU*l! U ill 呵 CWlMTG |金1g* mt raibn工仃Uit k =m! 7il- |t r hf rnt r IcXXU&LrM :P*dd to rnt-Wit祕图 15-53 Assign Model 对话框说明它的开关是相对于上面的驱动信号而言。假设驱动器的阻抗给定是100欧姆的差分阻抗，而且在电路图中已经这样设定了。在图纸上任选一个传输线，并打开传输线编辑窗 口，选择Edit Coupl

50、i ng Regio ns ”标签。左右下角的Impeda nee ”区域，中差分阻抗为 123.5欧姆，显然高于100欧姆，如图15-54所示。*.#1舸!上| L !疤In j m L.O. N Ii.hTL1麵 7 iWl：dHimlTL2DCl7 irTiiscImeici Tillf rlb 41?5 Fi-Xmla 1 FIJ图 15-54 Impedance 区域一、通过减少线间距离来降低阻抗在Trace-to-Trace separation栏中将线间距从 8mil改为6mil，如图15-55所示。345图 15-55 Trace-to-Trace separation 栏修改确定之后再次打开传输线编辑框发现该差分阻抗也减少为113.7欧姆，不过相对于要求来讲还是偏高，如图 15-56所示。iidrvriyjjri Loll.uCJU hIQATHTL3 |F如卡80.1 如 1137W11daQOftal鱼1图 15-56 Impedance 区域二