实验三8选1数据选择器实验报告

1、实验三、八选一数据选择器一、实验目的：1. 熟悉Quartus 116.0软件的使用和FPGA设计流程2. 用VHDL语言进行八选一数据选择器的设计二、实验步骤：一. 建立文件夹：在D盘“xingming ”的文件夹下建立一个名为“ choice8 ” 的文件夹。二. 建立新工程1. 双击桌面上Quartus II6.0的图标，启动该软件。2. 通过File = New Project Wizard 菜单命令启动新项目向导。在随后弹 出的对话框上点击 Next按钮，在 What is the working directory forthis project栏目中设定新项目所使用的路径：D:x

2、i ngmi ngchoice8 ;在What is the name of this project栏目中输入新项目的名字:choice8 ,点击Next按钮。在下一个出现的对话框中继续点击Next,跳过这步。3. 为本项目指定目标器件：选择器件系列为ACEX1K选择具体器件为EP1K30TC144-3 1728 24576 ,再点击Next。在弹出的下一对话框中继续点 击Next ,最后确认相关设置，点击 Finish按钮，完成新项目创建。设计输入1.建立一个VHDL文件。通过File = New 菜单命令，在随后弹出的对话框中 选择VHDL File 选项，点击 0K按钮。通过File

3、= Save As命令，将2.其保存，并加入到项目中。在VHDL界面输入8选1数据选择器程序，然后通过 File = Save As 命 令保存。也玄 cbtoBceff. vhdCompilalion R eport - FIgv* Summa屮 | 吏LIBRARY IEEE;USE IEEE.STDLOGIC1164-ATL;USE ZE EK . STD_. AJLL ;USE Tf：EE . STDLOGreUNSTGNEn.AT.L;E：MT?ITY cHoice T SPORT : 7 5JBIX ;5: TN 2IT_vec Vor (2 downto ;V : OUT BIT

4、-);END ENT TTY clioiceS ;ARCHIT E CTURE one OF choice8 ISBEGINy Start Compilation命令,检查发现无程序语法错误。2. 执行 Tools =Netlist Viewer =RTL Viewe, 生成 RTL图。-&-E=-匸=五. 模拟仿真1. 在File 菜单下，点击New命令。在随后弹出的对话框中，切换到 OtherFiles 页。选中 Vector Waveform File 选项，点击 OK 按钮。2. 选择命令Edit=End Time ，时间设置为30000ns ,进入到波形编辑界面。在Edit 菜单下，

5、点击Insert Node or Bus 命令，或在结点名字区 连续双击鼠标左键两次，在新出现的框图中点击Node Finder出现结点查找器窗口搜索结点名，在上一个框图中点击Node Finder 按钮后，打开 Node Finder对话框。点击List 按钮，列出电路所有的端子。点击 按 钮，全部加入。点击 OK按钮，确认。3. 回到Insert Node or Bus 对话框，点击 OK按钮，确认。4. 编辑输入激励信号波形.选中a信号，在Edit菜单下，选择Value =Clock 命令。在随后弹出的对话框的Period 栏目中设定参数为10ns，点击OK按钮，重复前面的操作，设置输入

6、信号 b的参数为20ns，c信号 的参数为30ns，d信号的参数为40ns，e信号的参数为50ns，f信号的参数 为60ns，g信号的参数为70ns，h信号的参数为80ns，输入激励信号波形 编辑完毕。同样的，s0、s1、s2的参数分别设置为10ns、20ns、 30ns。5. 功能仿真：（Processing=Generate Functional Simulation Netlist使用命令Process in g=Simulator Tool，出现模拟器窗口，在simulation mode 中选择 Functional，指定波形文件为 choice8.vwl , 点击start开始，成

7、功后点击Report查看仿真波形SimiijIaTiDriMaster582S ntPoinlw75 75 ns lrteiar169*1 rs SlditB sJ011110 11l0 0 X 13D. 皿 140.0 4 ISO 01S0. 0 a 170.0 q 10D.O “ ICC_p 一. 更一 圭.飞b ：_目_lIiciTjikii X BDiiin 攵nt 艾 o：:工 Ltn XTBTyflohi Yas 戈工飢口 Xau T ion M io】iri_o11.0 ML120.p Cil130.p140.0工190. p xs160. 0 jls370 0 M3190 0

8、nn1 1询DrrrrrrjriLi:riinr no)( in x xrflL ?(CID Ge nerate Functional Simulatio n Netlist(2) 使用命令Processing=Simulator Tool，出现模拟器窗口在 simulation mode 中选择timing，指定波形文件为 choice8.vwl , 点击 start开始，成功后点击Report查看仿真波形六. 引脚分配1.在Assignments 菜单下，点击Pin Planner 命令，出现如下图示。在这个 工具中，我们可以为我们的电路的端子分配器件的引脚。在All Pins 表格中，双

9、击Node Name列的new node单元，选择所有端口的名字。在同一行的 Locati on列，选择要分配的位置。重复操作，为每个端子都分配适当的脚位。Mamed 审All PinsFl冋；alNodtNameDirettBnLocationI/O BankTref Group1” aIrput2 blr put3Irput4A dInput5eIr? putPOW fInput1I*19Irput8呼 hInpytPIN：9Irput10A SilTrput11M 司2biputP1N 1C112yOutpu:P1N 2=2. 在Assignments菜单下，点击 Device 命令。在

10、随后弹出的对话框中点击 Device & Pin Options 按钮，进入 Device & Pin Options对话框。切换到 Un used Pi ns 页，在 Reserved all un used pins 栏目中，选择 Asin put tri-stated。点击确定按钮，确认设置。回到Seti ng 对话框，点击OK按钮。3. 在这些均设置好后，选择 Processing 菜单下，点击Start Compilation 命令，开始再一次编译我们的项目。编译结束后，点击“确定”按钮。七. 下载与配置1. 可编程器件通过专用电缆和计算机相连，使用命 Tools=Programme

11、r打开编 程模块窗口，目标器件名和编程文件名必须正确地显示在该窗口中。2. 回到编程器窗口，选中program/configure, 再点击Start启动编程。3下载成功后，在试验箱中进行试验，可观察到实验结果。三、实验感想在这次的试验中，因为是第三次使用 Quartus 116.0 做实验，所以，对于 实验的步骤和流程比较熟悉了，这次试验是根据二选一和四选一数据选择器来 改编八选一数据选择器，但是，在改编VHDL语言程序的过程中，遇到的一个问题就是由于输入法没有调整到英文状态，导致程序无法正常进行编译，后面检 查后就修正过来了。这个实验一共做了两次，因为第一次做之后，写实验报告时发现实验截图 不全，即功能仿真和时序仿真的仿真波