第1-3章 组合逻辑电路复习

1、第第第第第第3 3 3章章章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 学习要点：学习要点： 组合电路的分析方法和设计方法 利用数据选择器和译码器等中规模集成 电路进行逻辑设计的方法 加法器、编码器、译码器等中规模集成 电路的逻辑功能和使用方法 4.1 逻辑代数逻辑代数 4.2 逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法 4.3 组合逻辑电路的分析组合逻辑电路的分析 4.4 组合逻辑电路的设计组合逻辑电路的设计 4.5 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险 1. 逻辑变量与逻辑函数逻辑变量与逻辑函数 在逻辑代数中，用英文字母表示的变量称在逻辑

2、代数中，用英文字母表示的变量称 为逻辑变量。在二值逻辑中，变量的取值为逻辑变量。在二值逻辑中，变量的取值 不是不是 1 就是就是 0 。 逻辑函数：逻辑函数：如果输入逻辑变量如果输入逻辑变量 A、B、C 的取值的取值 确定之后，输出逻辑变量确定之后，输出逻辑变量 Y 的值也被的值也被 唯一确定，则称唯一确定，则称 Y 是是 A、B、C 的逻的逻 辑函数。并记作辑函数。并记作 CBAFY, 原变量和反变量：原变量和反变量：字母上面无反号的称为字母上面无反号的称为原变量原变量， 有反号的叫做有反号的叫做反变量反变量。 逻辑变量：逻辑变量： 组合逻辑电路框图及函数组合逻辑电路框图及函数 2. 组合电

3、路组合电路（COMBINATIONAL LOGICCOMBINATIONAL LOGIC） = F0（I0、I1, In - - 1） ） = F1（I0、I1, In - - 1） = F1（I0、I1, In - - 1） )( )( nn tIFtY 逻辑功能特点逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的电路在任何时刻的输出状态只取决于该时刻的 输入状态，而与原来的状态无关。输入状态，而与原来的状态无关。 电路结构特点电路结构特点 (1) 输出、输入之间输出、输入之间没有反馈延迟没有反馈延迟电路电路 (2) 不包含记忆性元件不包含记忆性元件(触发器触发器)，仅由，仅由门电路门

4、电路构成构成 I0 I1 In-1 Y0 Y1 Ym-1 组合逻辑组合逻辑 电路电路 组合电路逻辑功能表示方法组合电路逻辑功能表示方法 真值表，卡诺图，逻辑表达式，逻辑图，波形图真值表，卡诺图，逻辑表达式，逻辑图，波形图 组合电路分类组合电路分类 1. 按逻辑功能不同：按逻辑功能不同： 加法器加法器 比较器比较器 编码器编码器 译码器译码器 数据选择器和分配器数据选择器和分配器 只读存储器只读存储器 2. 按开关元件不同：按开关元件不同：CMOS TTL 3. 按集成度不同：按集成度不同：SSI MSI LSI VLSI 2. 组合电路组合电路 4. 组合电路的分析与设计组合电路的分析与设计

5、逻辑图逻辑图逻辑表达式逻辑表达式化简化简真值表真值表说明功能说明功能 分析步骤分析步骤 设计步骤设计步骤 逻辑抽象逻辑抽象列真值表列真值表 写表达式写表达式 化简或变换化简或变换 画逻辑图画逻辑图 教学基本要求教学基本要求: : 熟悉逻辑代数常用基本定律、恒等式和熟悉逻辑代数常用基本定律、恒等式和 规则；规则； 熟练掌握逻辑代数的熟练掌握逻辑代数的代数法化简代数法化简与变换；与变换； 熟练掌握逻辑代数的熟练掌握逻辑代数的卡诺图化简卡诺图化简； 熟练掌握组合逻辑电路的熟练掌握组合逻辑电路的分析方法分析方法； 熟练掌握组合逻辑电路的熟练掌握组合逻辑电路的设计方法设计方法。 2.1.1 逻辑代数的基

6、本定律与恒等式逻辑代数的基本定律与恒等式 2.1.2 逻辑代数的基本规则逻辑代数的基本规则 2.1.3 逻辑代数的代数变换与化简法逻辑代数的代数变换与化简法 2.1.1 逻辑代数的公式、定理和规则逻辑代数的公式、定理和规则 1 1、逻辑代数的公式和定理逻辑代数的公式和定理 与运算：111 001 010 000 （1）常量之间的关系 （2）基本公式 0-1 律： AA AA 1 0 00 11 A A 或运算：111 101 110 000 非 运 算 ：10 01 互补律： 0 1AAAA 等幂律：AAAAAA 双 重 否 定 律 ：AA 分别令分别令A=0及及 A=1代入这些代入这些 公式

7、，即可证公式，即可证 明它们的正确明它们的正确 性。性。 （3）基本定理 交换律： ABBA ABBA 结合律： )()( )()( CBACBA CBACBA 分配律： )()( )( CABACBA CABACBA 反演律（摩根定律）： BABA BABA . 利用真值表很容易证利用真值表很容易证 明这些公式的正确性。明这些公式的正确性。 如证明如证明AB=BA： A B A.B B.A 0 0 0 1 1 0 1 1 0 0 0 1 0 0 0 1 证明公式证明公式)(CABABCA 方法二：真值表法方法二：真值表法 A B CCB BCA BA CA )(CABA 0 0 0 0 0

8、1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 相等相等 ( (将变量的各种取值代入等式将变量的各种取值代入等式 两边，进行计算并填入表中两边，进行计算并填入表中) ) 与普通代数相似的定理与普通代数相似的定理 交换律交换律 ABBA ABBA 结合律结合律)()(CBACBA )()(CBACBA 分配律分配律 ACABCBA )( )( )(CABABCA 例例 1 证明公式证明公式)(CABABCA 解

9、解 方法一：公式法方法一：公式法 CBBACAAACABA )(右右式式 BCABACA BCBCA )1( 左式左式 BCA 2.1.1 逻辑代数的基本定律与恒等式逻辑代数的基本定律与恒等式 逻辑代数的一些特殊定理逻辑代数的一些特殊定理 BABA BABA 同一律同一律A + A = AA A = A 还原律还原律 AA 例例 2 证明：证明：德德 摩根定摩根定理理 A B 0 0 0 1 1 0 1 1 BA BA 0 0 0 1 1 1 1 0 ABBA 1 1 0 0 1 0 1 0 1 1 1 0 BA BA BA 0 1 1 1 1 0 0 0 1 0 0 0 相等相等相等相等 德

10、德 摩根定摩根定理理 2.1.1 逻辑代数的基本定律与恒等式逻辑代数的基本定律与恒等式 反演律反演律 若干常用公式若干常用公式 BAAB (1) ABA (2) BAA (3) CAABBCCAAB (4) ABB ABABA (5) CAAB (6) AAA ) ( )(BBA )1(BA )(BAAA )(CABA A A BA C ABA 推广推广 常用公式测试常用公式测试 BAAB (1) ABA (2) BAA (3) BCCAAB (4) BABA (5) (6) 摩根定理摩根定理 关于异或运算的一些公式关于异或运算的一些公式 异或异或 同或同或 BABABA B AAB AB (

11、1) 交换律交换律ABBA (2) 结合律结合律)()(C BACBA (3) 分配律分配律 )(ACAB C BA (4) 常量和变量的异或运算常量和变量的异或运算AA 1AA 0 0 AA1 AA (5) 因果互换律因果互换律 如果如果CBA BCA 则有则有 ACB BA = AB BA AB 2.1.2 逻辑代数的基本规则逻辑代数的基本规则 将将Y 式中式中“.”换成换成“+”,“+”换成换成“.” “0”换成换成“1”,“1”换成换成“0” 原原变量换成变量换成反反变量，变量，反反变量换成变量换成原原变量变量 1. 代入规则：代入规则： 等式中某一变量都代之以一个逻等式中某一变量都代

12、之以一个逻 辑函数，则等式仍然成立。辑函数，则等式仍然成立。 例如，已知例如，已知 BABA ( (用函数用函数 A + C 代替代替 A) ) 则则 BCABCABCA )( 2. 反演规则：反演规则： 不属于单个变量上的反号应保留不变不属于单个变量上的反号应保留不变 运算顺序：运算顺序：括号括号 乘乘 加加 注意注意: Y 例如：例如：已知已知 )( 1 CDCBAY ) ( ) ( 1 DCCBAY CDCBAY 2 CDCBAY )( 2 反演规则的应用：反演规则的应用：求逻辑函数的反函数求逻辑函数的反函数 则则 将将 Y 式中式中“.”换成换成“+”,“+”换成换成“.” “0”换成

13、换成“1”,“1”换成换成“0” 原原变量换成变量换成反反变量，变量，反反变量换成变量换成原原变量变量 已知已知 则则 运算顺序：运算顺序： 括号括号 与与 或或 不属于单个变量上不属于单个变量上 的反号应保留不变的反号应保留不变 Y 3. 对偶规则：对偶规则： 2.1.2 逻辑代数的基本规则逻辑代数的基本规则 如果两个表达式相等，则它们的对如果两个表达式相等，则它们的对 偶式也一定相等。偶式也一定相等。 将将 Y 中中“. ”换成换成“+”,“+”换成换成“.” “0” 换成换成“1”,“1”换成换成“0” )()( 1 DC BCAY )( 1 CDCBAY CDCBA Y 2 CD CB

14、AY )( 2 例如例如 对偶规则的应用对偶规则的应用：证明等式成立：证明等式成立 0 0 = 01 + 1 = 1 0 AA AA1 ) ( 对对偶偶式式 Y 运算顺序：运算顺序： 括号括号 与与 或或 逻辑函数的表达式逻辑函数的表达式 （1）与或表达式：ACBAY （2）或与表达式：Y)(CABA （3）与非-与非表达式：Y ACBA （4）或非-或非表达式：YCABA （5）与或非表达式：YCABA 一个逻辑函数的表达式可以有与或表达式、或与表达式、 与非-与非表达式、或非-或非表达式、与或非表达式等表示 形式。 一种形式的函数表达式相应于一种逻辑电路。尽管一个 逻辑函数表达式的各种表示

15、形式不同，但逻辑功能是相同的。 2. 变换的意义变换的意义 2.1.3 逻辑代数的代数变换与化简法逻辑代数的代数变换与化简法 LACCD L(AC)(CD) 与非与非-与非式与非式或非或非-或非式或非式 LACCD 与非或非与非或非 CBL 3. 逻辑函数化简的意义逻辑函数化简的意义 2.1.3 逻辑代数的代数变换与化简法逻辑代数的代数变换与化简法 1 A B C 1 L input E,Y,G ; 设计举例设计举例2 设计一个监视交通信号灯工作状态的逻辑电路。设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿灯只有一个亮，否则视为故正常情况下，红、黄、绿灯只有一个亮，否则视为

16、故 障状态，发出报警信号，提醒有关人员修理。障状态，发出报警信号，提醒有关人员修理。 解解 1. 1. 逻辑抽象逻辑抽象 列真值表列真值表 R Y GZ 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 卡诺图化简卡诺图化简 R YG 0 1 00 01 11 10 1 111 1 YGRG RYGYRZ YGRGRYGYRZ 画逻辑图画逻辑图 Input A3,A2,A1,A0; 2. 列出真值表列出真值表 说明：说明： 七段显示器的每一段，即为七段显示器的每一段，即为LED ；a=1，a段亮段亮 a e b c

17、f g d 显示显示 译码器译码器 A0 A1 A2 A3 a b c d e f g 设计举例设计举例4 A3A2A1A0a b c d e f g 形形 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 1 2 3 4 5 6 7 8 9 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1

18、 1 1 1 1 1 1 0 1 1 2. 列出真值表列出真值表 3. 画出卡诺图，并画出卡诺图，并 写出逻辑表达式写出逻辑表达式 4. 画逻辑电路画逻辑电路 a e b c f g d 显示显示 译码器译码器 A0 A1 A2 A3 a b c d e f g 5. 在在MAX+PIUS上做仿真上做仿真 6. 分析及结论分析及结论 5. 在在MAX+PIUS上做仿真上做仿真 /* BCD/ 7Dncoders */ modulevl33(a,b,c,d,e,f,g,A3,A2,A1,A0); output a,b,c,d,e,f,g; input A3,A2,A1,A0; reg a,b,c

19、,d,e,f,g; always (A3 or A2 or A1 or A0) begin assign a=(A3 5. 在在MAX+PIUS上做仿真上做仿真 6 分析及结论分析及结论 assign b=(A3 assign c=(A3 assign d=(A3 assign e=(A2 assign f=(A3 assign g=(A3 end endmodule 6. 分析及结论分析及结论 分析仿真波形图，输入分析仿真波形图，输入4 4位位BCDBCD码分别转换为对应码分别转换为对应 七段显示器译码输出；七段显示译码器七段显示器译码输出；七段显示译码器输出变量与输出变量与 输入变量的关系

20、完全符合设计要求，逻辑电路设计输入变量的关系完全符合设计要求，逻辑电路设计 正确。正确。 组合电路中的竞争冒险组合电路中的竞争冒险 1、产生竞争冒险的原因、产生竞争冒险的原因 在组合电路中，当输入信号的状态改变时，输出端可能会出 现不正常的干扰信号，使电路产生错误的输出，这种现象称 为竞争冒险。 产生竞争冒险的原因：主要是门电路的延迟时间产生的。 AA 1 &Y1 A A Y1 (a) (b) 11 Y2 A A Y2 (a) (b) 干扰信号 0 1 AAY1 2 AAY 3.5.2 消去竞争冒险的方法消去竞争冒险的方法 3.5 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险 AAL CC

21、L 1. 发现并消掉互补变量发现并消掉互补变量 例如例如 )(CABAF AAF 当当B = C = 0时时 BCBAACF 将将AA消掉，就不会出现竞争冒险消掉，就不会出现竞争冒险 BCBAACF 当当B = C = 1时时 AAF 2. 增加乘积项增加乘积项 2、消除竞争冒险的方法、消除竞争冒险的方法 BCBAY Y 1 AB C00011110 00001 10111 A B C 1 2 3 1 4 & & 有圈相切，则有竞争冒险有圈相切，则有竞争冒险 ACBCBAY 增加冗余项，增加冗余项， 消除竞争冒险消除竞争冒险 Y 1 A B C 1 2 5 3 4 1 & & & 本节小结 组

22、合电路的特点：在任何时刻的输出只取决于当组合电路的特点：在任何时刻的输出只取决于当 时的输入信号，而与电路原来所处的状态无关。实现时的输入信号，而与电路原来所处的状态无关。实现 组合电路的基础是逻辑代数和门电路。组合电路的基础是逻辑代数和门电路。 组合电路的逻辑功能可用逻辑图、真值表、逻辑组合电路的逻辑功能可用逻辑图、真值表、逻辑 表达式、卡诺图和波形图等表达式、卡诺图和波形图等5种方法来描述，它们在本种方法来描述，它们在本 质上是相通的，可以互相转换。质上是相通的，可以互相转换。 组合电路的分析步骤：逻辑图组合电路的分析步骤：逻辑图写出逻辑表达式写出逻辑表达式 逻辑表达式化简逻辑表达式化简列

23、出真值表列出真值表逻辑功能描述。逻辑功能描述。 组合电路的设计步骤：列出真值表组合电路的设计步骤：列出真值表写出逻辑表写出逻辑表 达式或画出卡诺图达式或画出卡诺图逻辑表达式化简和变换逻辑表达式化简和变换画出逻画出逻 辑图。辑图。 在许多情况下，如果用中、大规模集成电路来实现在许多情况下，如果用中、大规模集成电路来实现 组合函数，可以取得事半功倍的效果。组合函数，可以取得事半功倍的效果。 推演、推演、变换变换和和化简化简逻辑函数的依据，有些与普通代数相同，逻辑函数的依据，有些与普通代数相同， 有些则完全不同，要认真加以区别（有些则完全不同，要认真加以区别（摩根定理摩根定理最为常用）最为常用） 可

24、化简任何复杂的逻辑函数，但要求能熟练可化简任何复杂的逻辑函数，但要求能熟练 和灵活运用逻辑代数的各种公式和定理，并和灵活运用逻辑代数的各种公式和定理，并 要具有一定的运算技巧和经验。要具有一定的运算技巧和经验。 简单、直观，不易出错，有一定的步骤和简单、直观，不易出错，有一定的步骤和 方法可循。但是，当函数的变量个数多于方法可循。但是，当函数的变量个数多于 六个时，就失去了优点，没有实用价值。六个时，就失去了优点，没有实用价值。 可以取可以取 0，也可以取，也可以取 1，它的取值对逻辑函，它的取值对逻辑函 数值没有影响，应充分利用这一特点化简数值没有影响，应充分利用这一特点化简 逻辑函数，以得

25、到更为满意的化简结果。逻辑函数，以得到更为满意的化简结果。 组合逻辑电路是由各种门电路组成的组合逻辑电路是由各种门电路组成的没有记忆功能没有记忆功能 的电路。它的特点是任一时刻的输出信号只取决于该时刻的电路。它的特点是任一时刻的输出信号只取决于该时刻 的输入信号，而与电路原来所处的状态无关。的输入信号，而与电路原来所处的状态无关。 逻辑图逻辑图逻辑表达式逻辑表达式化简化简真值表真值表说明功能说明功能 逻辑抽象逻辑抽象列真值表列真值表 写表达式写表达式 化简或变换化简或变换 画逻辑图画逻辑图 （1） 画函数的卡诺图画函数的卡诺图 （2） 合并最小项：画包围圈合并最小项：画包围圈 （3） 写出最简

26、与或表达式写出最简与或表达式 BCDCBDBABADCBAY (1) AB CD 00 01 11 10 00 01 11 10 1 1 11 11 1 1 BD DA DC DCBDDAY 解解 11 dm DC ,B ,A ,F ) 15 14 13 , 12 11 10 () 9 8 2 1 0 ( ) ( )2 ( ， （1）画函数的卡诺图）画函数的卡诺图 （2）合并最小项：）合并最小项： 画包围圈画包围圈 （3）写出最简与或）写出最简与或 表达式表达式 AB CD 00 01 11 10 00 01 11 10 1 CB DB DBCBY 解解 11 11 0) 15 14 13 ,

27、 12 11 10 ( d ， 第第第第第第4 4 4章章章章章章 常用组合逻辑器件常用组合逻辑器件常用组合逻辑器件常用组合逻辑器件常用组合逻辑器件常用组合逻辑器件 2、集成、集成3位二进制优先编码器位二进制优先编码器 VCC YS YEX I3 I2 I1 I0 Y0 I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 9 74LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEX ST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 14 74LS148 5 4 3 2 1 13 12 11 10 (a) 引脚排

28、列图(b) 逻辑功能示意图 ST为使能输入端，低电平有效。YS为使能输出端，通常接至低 位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别 的控制。YEX为扩展输出端，是控制标志。 YEX 0表示是编 码输出； YEX 1表示不是编码输出。 集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148 输 入 I 输 出 Y3 Y2 Y1 Y0 0(I0) 1(I1) 2(I2) 3(I3) 4(I4) 5(I5) 6(I6) 7(I7) 8(I8) 9(I9) 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1

29、 0 0 1 1 1 1 0 0 0 1 0 0 1 4.1.2 二二-十进制编码器十进制编码器 1、8421 BCD码编码器码编码器 输输入入10个互斥的数码个互斥的数码 输输出出4位二进制代码位二进制代码 真真 值值 表表 16 15 14 13 12 11 10 9 74LS147 1 2 3 4 5 6 7 8 VCC NC Y3 I3 I2 I1 I9 Y0 I4 I5 I6 I7 I8 Y2 Y1 GND 3、集成、集成10线线-4线优先编码器线优先编码器 输入端和输出端都是低电平有效 本节小结 用二进制代码表示特定对象的过程用二进制代码表示特定对象的过程 称为编码；实现编码操作的

30、电路称为称为编码；实现编码操作的电路称为 编码器。编码器。 编码器分二进制编码器和十进制编编码器分二进制编码器和十进制编 码器，各种译码器的工作原理类似，码器，各种译码器的工作原理类似， 设计方法也相同。集成二进制编码器设计方法也相同。集成二进制编码器 和集成十进制编码器均采用优先编码和集成十进制编码器均采用优先编码 方案。方案。 4.2 译码器译码器 译码器就是把一种代码转换为另一种代码的电路。 把代码状态的特定含义翻译出来的过程称为译码，实 现译码操作的电路称为译码器。 4.2.1 二进制译码器二进制译码器 设二进制译码器的输入端为n个，则输出端为2n个， 且对应于输入代码的每一种状态，2

31、n个输出中只有一 个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又 称为变量译码器。 1、3位二进制译码器位二进制译码器 A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 真值表真值表 输输入入：

32、3位二进制代码位二进制代码 输输出出：8个互斥的信号个互斥的信号 0127 0126 0125 0124 0123 0122 0121 0120 AAAY AAAY AAAY AAAY AAAY AAAY AAAY AAAY & 111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 逻辑表达式逻辑表达式逻辑图逻辑图 电路特点电路特点：与门组成的阵列：与门组成的阵列 3 线-8 线译码器 2、集成二进制译码器、集成二进制译码器74LS138 16 15 14 13 12 11 10 9 74LS138 1 2 3 4 5 6 7 8 VCC Y0 Y1 Y2 Y3 Y4 Y5

33、 Y6 A0 A1 A2 G2A G2B G1 Y7 GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7 A0 A1 A2 G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7 A0 A1 A2 STB STC STA (a) 引脚排列图(b) 逻辑功能示意图 A2、A1、A0为二进制译码输入端， 为译码输出端（低电平 有效），G1、 、为选通控制端。当G11、 时， 译码器处于工作状态；当G10、时，译码器处于 禁止状态。 07 YY A G2 B G2 0 22 BA GG 1 22 BA GG Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7

34、 Y8 Y9 Y10Y11 Y12 Y13 Y14 Y15 使能 译码输出 A0A1A2 A3 “1” 译码输入 A0A1A2 STA STB STC 低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0A1A2 STA STB STC 高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 3、74LS138的级联的级联 4 线-16 线译码器 - - 76531 74211 )7 , 6 , 5 , 3(),( )7 , 4 , 2 , 1 (),( mmmmmCBAC mmmmmCBAS iiii iiii 4、用二进制译码器实现逻辑函数、用二进制译码器实现逻辑函数 & & Ai

35、 Bi Ci-1 1 Si Ci A0 Y0 A1 Y1 A2 Y2 Y3 Y4 STA Y5 STB Y6 STC Y7 74LS138 画出用二进制译码器和与非门实现这些函数的接线图。画出用二进制译码器和与非门实现这些函数的接线图。 写出函数的标准与或表达式，并变换为与非写出函数的标准与或表达式，并变换为与非-与非形式。与非形式。 二-十进制译码器的输入是十进制数的4 位二进制编码（BCD码），分别用A3、A2、 A1、A0表示；输出的是与10个十进制数字相 对应的10个信号，用Y9Y0表示。由于二-十 进制译码器有4根输入线，10根输出线，所 以又称为4线-10线译码器。 4.2.2 二

36、二-十进制译码器十进制译码器 1、8421 BCD码译码器码译码器 把二-十进制代码翻译成10个十进制数 字信号的电路，称为二-十进制译码器。 、集成、集成8421 BCD码码 译码器译码器74LS42 16 15 14 13 12 11 10 9 74LS42 1 2 3 4 5 6 7 8 VCC A0 A1 A2 A3 Y9 Y8 Y7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 A0 A1 A2 A3 (a) 引脚排列图(b

37、) 逻辑功能示意图 输出为反变量，即为低电平有效， 并且采用完全译码方案。 a b c d e f g h a b c d a f b e f g h g e c d (a) 外形图(b) 共阴极(c) 共阳极 +VCC a b c d e f g h 4.2.3 显示译码器显示译码器 1、数码显示器、数码显示器 用来驱动各种显示器件，从而将用二进制代码表示 的数字、文字、符号翻译成人们习惯的形式直观地显示 出来的电路，称为显示译码器。 2、集成显示译码器、集成显示译码器 74LS48 16 15 14 13 12 11 10 9 74LS48 1 2 3 4 5 6 7 8 VCC f g

38、a b c d e A1 A2 LT BI/RBO RBI A3 A0 GND 引脚排列图引脚排列图 - - 76531 74211 )7 , 6 , 5 , 3(),( )7 , 4 , 2 , 1 (),( mmmmmCBAC mmmmmCBAS iiii iiii 4.2.4 译码器的应用译码器的应用 1、用二进制译码器实现逻辑函数、用二进制译码器实现逻辑函数 & & Ai Bi Ci-1 1 Si Ci A0 Y0 A1 Y1 A2 Y2 Y3 Y4 STA Y5 STB Y6 STC Y7 74LS138 画出用二进制译码器和与非门实现这些函数的接线图。画出用二进制译码器和与非门实现

39、这些函数的接线图。 写出函数的标准与或表达式，并变换为与非写出函数的标准与或表达式，并变换为与非-与非形式。与非形式。 2、用二进制译码器实现码制变换、用二进制译码器实现码制变换 Y0 A0Y1 Y2 A1Y3 Y4 A2Y5 Y6 A3 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15 十十 进进 制制 码码 8 4 2 1 码码 Y0 A0Y1 Y2 A1Y3 Y4 A2Y5 Y6 A3 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15 十十 进进 制制 码码 余余 3 码码 本节小结 把代码状态的特定含义翻译出来的过程称为译把代码状态的特定含义翻译出来的过

40、程称为译 码，实现译码操作的电路称为译码器。实际上译码，实现译码操作的电路称为译码器。实际上译 码器就是把一种代码转换为另一种代码的电路。码器就是把一种代码转换为另一种代码的电路。 译码器分二进制译码器、十进制译码器及字符译码器分二进制译码器、十进制译码器及字符 显示译码器，各种译码器的工作原理类似，设计显示译码器，各种译码器的工作原理类似，设计 方法也相同。方法也相同。 二进制译码器能产生输入变量的全部最小项，二进制译码器能产生输入变量的全部最小项， 而任一组合逻辑函数总能表示成最小项之和的形而任一组合逻辑函数总能表示成最小项之和的形 式，所以，由二进制译码器加上或门即可实现任式，所以，由二

41、进制译码器加上或门即可实现任 何组合逻辑函数。此外，用何组合逻辑函数。此外，用4 4线线-16-16线译码器还可线译码器还可 实现实现BCDBCD码到十进制码的变换。码到十进制码的变换。 4.2/ 数据分配器数据分配器 4.2/. 集成数据分配器及其应用集成数据分配器及其应用 集成数据分配器集成数据分配器 把二进制译码器的使能端作为数据输入端，二进制代码输入端作 为地址码输入端，则带使能端的二进制译码器就是数据分配器。 G2B G1 G2A 数 据 输 出 1 Y0 Y1 Y2 STC 74LS138 Y3 Y4 STA Y5 STB Y6 Y7 A2 A1 A0 D 由由74LS138构成的

42、构成的1路路-8路数据分配器路数据分配器 数据输入端数据输入端 G1=1 G2A=0 地址输入端地址输入端 本节小结 数据分配器的逻辑功能是将数据分配器的逻辑功能是将1 1个输入数据传送到个输入数据传送到 多个输出端中的多个输出端中的1 1个输出端，具体传送到哪一个输个输出端，具体传送到哪一个输 出端，也是由一组选择控制信号确定。出端，也是由一组选择控制信号确定。 数据分配器就是带选通控制端即使能端的二进数据分配器就是带选通控制端即使能端的二进 制译码器。只要在使用中，把二进制译码器的选制译码器。只要在使用中，把二进制译码器的选 通控制端当作数据输入端，二进制代码输入端当通控制端当作数据输入端

43、，二进制代码输入端当 作选择控制端就可以了。作选择控制端就可以了。 数据分配器经常和数据选择器一起构成数据传数据分配器经常和数据选择器一起构成数据传 送系统。其主要特点是可以用很少几根线实现多送系统。其主要特点是可以用很少几根线实现多 路数字信息的分时传送。路数字信息的分时传送。 4.3 数据选择器数据选择器 4.3.1 4选选1数据选择器数据选择器 输 入 D A1 A0 输 出 Y D0 0 0 D1 0 1 D2 1 0 D3 1 1 D0 D1 D2 D3 3 0 013012011010 i iim DAADAADAADAADY 真值表真值表 逻辑表达式逻辑表达式 地地 址址 变变

44、量量 输输 入入 数数 据据 由地址码决 定从路输 入中选择哪 路输出。 逻辑图逻辑图 11 11 D0 D 1 D2 D3 A1 A0 & 1 Y 4.3.2 集成数据选择器集成数据选择器 16 15 14 13 12 11 10 9 74LS153 1 2 3 4 5 6 7 8 VCC 2S A0 2D3 2D2 2D1 2D0 2Y 1S A1 1D3 1D2 1D1 1D0 1Y GND 集成双集成双4选选1数据选择器数据选择器74LS153 输 入输 出 S D A1 A0 Y 1 0 D 0 0 0 0 D 1 0 1 0 D 2 1 0 0 D 3 1 1 0 D 0 D 1

45、D 2 D 3 选通控制端选通控制端S为低电平有效，即为低电平有效，即S=0时芯片被选时芯片被选 中，处于工作状态；中，处于工作状态；S=1时芯片被禁止，时芯片被禁止，Y0。 集成集成8选选1数数 据选择器据选择器 74LS151 16 15 14 13 12 11 10 9 74LS151 1 2 3 4 5 6 7 8 VCC D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 Y Y S GND 7 0 012701210120 i iim DAAADAAADAAADY 7 0 012701210120 i iim DAAADAAADAAADY S0 时 S1 时，选择器被

46、禁止，无论地址码是什么，Y 总是等于 0 4.3.2 用数据选择器实现逻辑函数用数据选择器实现逻辑函数 基本原理基本原理 数据选择器的主要特点： - 12 0 n i iim DY （1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 （3）一般情况下，Di可以当作一个变量处理。 因为任何组合逻辑函数总可以用最小项之和的标准形 式构成。所以，利用数据选择器的输入Di来选择地址变量 组成的最小项mi，可以实现任何所需的组合逻辑函数。 基本步骤基本步骤 确定数据选择器确定数据选择器 确定地址变量确定地址变量 2 1 ABCBACBAL n个地址变量的 数据选择器， 不需要增加门

47、 电路，最多可 实现n1个变 量的函数。 3个变量，选用4 选1数据选择器。 A1=A、A0=B 逻辑函数逻辑函数 1 选用选用74LS153 2 74LS153有两个 地址变量。 求求Di 3 （1）公式法）公式法 函数的标准与或表达式： 10 3210 mmCmCm ABCBACBAL 4选1数据选择器输出信号的表达式： 33221100 DmDmDmDmY 比较L和Y，得： 10 3210 DDCDCD、 3 画连线图画连线图 4 C C 0 1 A B 0 Y 74LS153 D0 D1 D2 D3 A1 A0 ST L 2 1 4 本节小结 数据选择器是能够从来自不同地址的多路数字信数据选择器是能够从来自不同地址的多路数字信 息中任意选出所需要的一路信息作为输出的组合电息中任意选出所需要的一路信息作为输出的组合电 路，至于选择哪一路数据输出，则完全由当时的选路，至于选择哪一路数据输出，则完全由当时的选 择控制信号决定。择控制信号决定。 数据选择器具有标准与或表达式的形式，提供了数据选择器具有标准与或表达式的形式，提供了 地址变量的全部最小项，并且一般情况下，地