第十章工艺集成

1、1 集成电路制造技术集成电路制造技术 第十章第十章 工艺集成工艺集成 西安电子科技大学西安电子科技大学 微电子学院微电子学院 戴显英戴显英 2012013 3年年9 9月月 Dai Xianying 2 COMSCOMS集成电路：集成电路：典型的双阱典型的双阱 CMOSCMOS工艺制造的一部分工艺制造的一部分 双极集成电路：双极集成电路：标准埋层双极标准埋层双极 集成电路工艺制造的一部分集成电路工艺制造的一部分 集成工艺：集成工艺：外延、氧化、扩散、离子注入、气相淀积、光外延、氧化、扩散、离子注入、气相淀积、光 刻腐蚀以及金属化等工艺刻腐蚀以及金属化等工艺 CMOSCMOS与双极集成电路与双极

2、集成电路 Dai Xianying 3 10、 工艺集成工艺集成 运用各类工艺技术形成电路结构的制造运用各类工艺技术形成电路结构的制造 过程，称为过程，称为集成电路的集成电路的工艺集成工艺集成。 集成电路的生产过程集成电路的生产过程实际上是顺次运用实际上是顺次运用 不同的工艺技术，最终在硅片上实现所不同的工艺技术，最终在硅片上实现所 设计的图形和电学结构的过程。设计的图形和电学结构的过程。 Dai Xianying 4 10.1 集成电路中的隔离集成电路中的隔离 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 1 1自隔离自隔离 由于由于MOSFETMOSFET源、漏

3、与衬底的导电类型不同，所以本身就是源、漏与衬底的导电类型不同，所以本身就是 被被PNPN结所隔离，即自隔离（结所隔离，即自隔离（self-isolatedself-isolated）。）。 Dai Xianying 5 2 2寄生晶体管寄生晶体管 MOS MOS集成电路中的隔离主要是防止形成寄生的导电沟道，集成电路中的隔离主要是防止形成寄生的导电沟道， 即防止场区的寄生场效应晶体管开启。即防止场区的寄生场效应晶体管开启。 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 Dai Xianying 6 3 3防止寄生场效应晶体管开启的方法防止寄生场效应晶体管开启的方法 提

4、高寄生场效应晶体管的阈值电压，使其阈值电压高提高寄生场效应晶体管的阈值电压，使其阈值电压高 于集成电路的工作电压。于集成电路的工作电压。 通常场区的阈值电压需要比集成电路的电源电压高通常场区的阈值电压需要比集成电路的电源电压高3-4V3-4V， 以使相互隔离的两个以使相互隔离的两个MOSFETMOSFET的泄漏电流小于的泄漏电流小于1pA1pA。 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 Dai Xianying 7 4 4提高场效应晶体管的阈值电压的方法提高场效应晶体管的阈值电压的方法 1 1）、增加场区）、增加场区SiOSiO2 2的厚度；的厚度； （但是过

5、厚的氧化层将产生过高的台阶，从而引起台阶（但是过厚的氧化层将产生过高的台阶，从而引起台阶 覆盖的问题）覆盖的问题） 2 2）、增大氧化层下沟道的掺杂浓度，即形成沟道阻挡层。）、增大氧化层下沟道的掺杂浓度，即形成沟道阻挡层。 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 Dai Xianying 8 5 5局部氧化工艺（局部氧化工艺（LOCOSLOCOS） 工艺步骤：工艺步骤： 1 1）SiNSiN淀积与光刻淀积与光刻;2;2）局部）局部 热氧化热氧化(LOCOS(LOCOS）;3;3）去除）去除SiNSiN 优点：优点： 1.1.可以减小表面的台阶可以减小表面的台阶

6、 高度；高度； 2. 2.一次光刻完成的。一次光刻完成的。 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 Dai Xianying 9 缺点：缺点： 1 1、鸟嘴侵蚀有源区；、鸟嘴侵蚀有源区； 2 2、不利于后序工艺中的平坦化；、不利于后序工艺中的平坦化； 3 3、杂质重新分布。、杂质重新分布。 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 5 5局部氧化工艺（局部氧化工艺（LOCOSLOCOS） Dai Xianying 10 1 1）、多晶硅衬垫（缓冲）、多晶硅衬垫（缓冲）LOCOS LOCOS （PBLPBL） 在掩蔽氧化层的在掩蔽

7、氧化层的SiNSiN和衬底和衬底SiO2SiO2之间加入一层薄多晶，这之间加入一层薄多晶，这 样减小了场氧生长时样减小了场氧生长时SiNSiN薄膜的应力，也减小了鸟嘴。薄膜的应力，也减小了鸟嘴。 6 6对对LOCOSLOCOS隔离工艺的改进隔离工艺的改进 鸟嘴更小的代价是鸟嘴更小的代价是：（：（1 1） 工艺的复杂性增加；（工艺的复杂性增加；（2 2） 腐蚀的难度增大腐蚀的难度增大 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 Dai Xianying 11 在在SiNSiN层的顶部和侧部嵌入多晶或非晶薄膜，然后再生长场氧，层的顶部和侧部嵌入多晶或非晶薄膜，然后再生

8、长场氧， 同样能减小鸟嘴。此工艺可以延伸到同样能减小鸟嘴。此工艺可以延伸到0.18m0.18m，但是由于场氧减，但是由于场氧减 薄的效应，无法继续向更深亚微米工艺延伸。薄的效应，无法继续向更深亚微米工艺延伸。 2 2）、多晶硅镶嵌（封盖）、多晶硅镶嵌（封盖）LOCOSLOCOS（PELOX PELOX ） 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 Dai Xianying 12 7 7、浅槽隔离（、浅槽隔离（STISTI，Shallow Trench IsolationShallow Trench Isolation） n0.250.25mm以下工艺的标准器件隔

9、离技术以下工艺的标准器件隔离技术 n优点：无鸟嘴、面积小、全平坦化优点：无鸟嘴、面积小、全平坦化 n缺点：工艺复杂缺点：工艺复杂 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 Dai Xianying 13 1 1、pnpn结隔离结隔离 10.1.2 10.1.2 双极集成电路中的隔离双极集成电路中的隔离 n标准埋层收集极双极标准埋层收集极双极ICIC工艺的隔离方法工艺的隔离方法 n优点：工艺简单优点：工艺简单 n缺点：隔离区较宽，使缺点：隔离区较宽，使ICIC的有效面积减少；隔离扩散引的有效面积减少；隔离扩散引 入了较大的收集区入了较大的收集区- -衬底和收集区衬

10、底和收集区- -基区电容，不利于集基区电容，不利于集 成电路速度的提高。成电路速度的提高。 Dai Xianying 14 2 2、深槽隔离技术（、深槽隔离技术（DTI)DTI) 10.1.2 10.1.2 双极集成电路中的隔离双极集成电路中的隔离 n先进的隔离技术先进的隔离技术 n工艺：与工艺：与STISTI相同，在器件间刻出深度大于相同，在器件间刻出深度大于3 3m m的沟槽，的沟槽， 采用二氧化硅或多晶硅回填，采用二氧化硅或多晶硅回填，CMPCMP使之平坦化。使之平坦化。 n优点：大大减少了器件面积和发射极优点：大大减少了器件面积和发射极- -衬底间的寄生电容，衬底间的寄生电容， 可显著

11、提高集成度和速度；可增大收集极之间的击穿电可显著提高集成度和速度；可增大收集极之间的击穿电 压压 n缺点：工艺复杂、成本较高。缺点：工艺复杂、成本较高。 Dai Xianying 15 10.2 CMOS10.2 CMOS集成电路的工艺集成集成电路的工艺集成 1 1）阱（）阱（wellwell） ：硅衬底上形成硅衬底上形成 的、掺杂类型与硅衬底相反的的、掺杂类型与硅衬底相反的 区域区域 。 2 2）阱工艺：）阱工艺：n n阱、阱、p p阱和双阱阱和双阱 （twin-welltwin-well） Dai Xianying 16 10.2 CMOS10.2 CMOS集成电路的工艺集成集成电路的工艺

12、集成 2 2）阱工艺）阱工艺 p p阱工艺：阱工艺：n n- -衬底，局部衬底，局部p p+ +掺杂；掺杂；早期的早期的CMOSCMOS集成工艺集成工艺。 优点：可实现优点：可实现CMOSCMOS的性能匹配；适于制备静态逻辑电路。的性能匹配；适于制备静态逻辑电路。 n n阱工艺：阱工艺：p p- -衬底，局部衬底，局部n n+ +掺杂；掺杂； 优点：易获得高性能的优点：易获得高性能的nMOSnMOS；适于微处理器、；适于微处理器、DRAMDRAM等。等。 双阱工艺：在极轻掺杂的双阱工艺：在极轻掺杂的SiSi衬底上分别形成衬底上分别形成n n阱和阱和p p阱；阱； 现在的现在的CMOSCMOS集

13、成工艺。集成工艺。 Dai Xianying 17 3 3）、双阱工艺）、双阱工艺 双阱双阱CMOSCMOS工艺在极轻掺工艺在极轻掺 杂的硅衬底上分别形成杂的硅衬底上分别形成 n n阱和阱和p p阱。阱。 双阱制备工艺往往是在双阱制备工艺往往是在 同一次光刻中完成的。同一次光刻中完成的。 10.2 CMOS10.2 CMOS集成电路的工艺集成集成电路的工艺集成 Dai Xianying 18 双阱双阱CMOS ICCMOS IC工艺流程工艺流程 2 2）、阱的制备：（）、阱的制备：（a a）、（）、（b b） 离子注入工艺离子注入工艺 1 1）、硅片：）、硅片：一般采用轻掺杂一般采用轻掺杂p

14、p型硅片，晶向型硅片，晶向。 3 3）、场区隔离）、场区隔离: :（c c） Dai Xianying 19 4 4）、）、CMOSCMOS器件形成器件形成 （1 1）阈值调整注入）阈值调整注入: :（d)d)、 (e)(e) （2 2）形成栅：）形成栅：（f f） 双阱双阱CMOS ICCMOS IC工艺流程工艺流程 Dai Xianying 20 （3 3）形成）形成LDDLDD区：（区：（g g）、）、 （h h） （4 4）形成侧墙）形成侧墙：（：（i i） （5 5）非晶化注入：）非晶化注入：注入注入SiSi或或 GeGe，以利于浅结的形成，以利于浅结的形成 双阱双阱CMOS ICC

15、MOS IC工艺流程工艺流程 Dai Xianying 21 （6 6）形成源漏区）形成源漏区 （7 7）形成源漏接触。）形成源漏接触。 双阱双阱CMOS ICCMOS IC工艺流程工艺流程 Dai Xianying 22 5 5）、多层金属互连）、多层金属互连 6 6）、后部封装工艺）、后部封装工艺 双阱双阱CMOS ICCMOS IC工艺流程工艺流程 Dai Xianying 23 10.3.1 10.3.1 标准埋层双极集成电路工艺流程标准埋层双极集成电路工艺流程 标准埋层双极晶体管标准埋层双极晶体管SBCSBC（Standard-Buried-Collector Standard-Bu

16、ried-Collector transistortransistor） 收集区扩散隔离双极晶体管（收集区扩散隔离双极晶体管（CDICDI，Collector-Collector- Diffused-Isolation transistorDiffused-Isolation transistor） 三扩散层双极晶体管（三扩散层双极晶体管（3D,triple-diffused-3D,triple-diffused- transistortransistor）。）。 10.3 10.3 双极集成电路的工艺集成双极集成电路的工艺集成 Dai Xianying 24 10.3.1 10.3.1 标准

17、埋层双极集成电路工艺流程标准埋层双极集成电路工艺流程 1 1）、衬底：轻掺杂的）、衬底：轻掺杂的p p型硅。型硅。 2 2）、埋层（第一次光刻）、埋层（第一次光刻） 3 3）、外延层生长）、外延层生长 4 4）、隔离区的形成（第二次光刻）、隔离区的形成（第二次光刻） 10.3 10.3 双极集成电路的工艺集成双极集成电路的工艺集成 Dai Xianying 25 5 5）、收集极接触（第三次光刻）、收集极接触（第三次光刻） 6 6）、基区的形成（第四次光刻）、基区的形成（第四次光刻） 7 7）、发射区的形成（第五次光刻）、发射区的形成（第五次光刻） 10.3.1 10.3.1 标准埋层双极集成电路工艺流程标准埋层双极集成电路工艺流程 8 8）、金属接触和互联（第六、七次）、金属接触和互联（第六、七次 光刻）光刻） 9 9）、后续封装工艺）、后续封装工艺 Dai Xianying 26 10.4 BiCMOS10.4 BiCMOS的工艺集成的工艺集成 双极集成电路：双极集成电路：高速、驱动能力强高速、驱动能力强 CMOSCMOS集成电路：集成电路：低功耗和高集成度低功