第6章 微型计算机中的存储器

1、第第6章章 微型计算机中的存储器微型计算机中的存储器 n存储器概述存储器概述 n随机读写存储器随机读写存储器RAM n只读存储器只读存储器ROM n存储器的扩展存储器的扩展 6.1.1 性能指标性能指标 存储器的职能就相当于计算机中各部分的存储器的职能就相当于计算机中各部分的“信息交换中心信息交换中心”和和“数据仓数据仓 库库”。因此存储器的。因此存储器的“速度速度”和和“容量容量”便成为计算机系统性能的两项重要指便成为计算机系统性能的两项重要指 标，也是推动存储器不断发展的两个主要因素。标，也是推动存储器不断发展的两个主要因素。 1、存储容量：存储容量：指存储器芯片能存储的二进制信息量。指存

2、储器芯片能存储的二进制信息量。 存储容量存储容量=单元数单元数数据位数数据位数 即字数即字数字长字长 通常以通常以KB（210B）、）、MB （220B） 、GB （230B ）、）、TB （240B） 为单位。为单位。 2、存取速度：存取速度：用存取时间、存取周期衡量。用存取时间、存取周期衡量。 存取时间存取时间TA：CPU访问一次存储器所需的时间。访问一次存储器所需的时间。 存取周期存取周期TAC ：连续两次访问存储器所需最小间隔时间。：连续两次访问存储器所需最小间隔时间。 3、功耗：功耗：每个存储单元所耗的功率。每个存储单元所耗的功率。 维持功耗：当芯片未被选中，工作在维持方式，输出端为

3、高阻态，维持功耗：当芯片未被选中，工作在维持方式，输出端为高阻态， 功耗下降。功耗下降。 操作功耗：正常工作时的功耗。操作功耗：正常工作时的功耗。w/单元单元 4、可靠性：可靠性：用平均无故障时间来衡量。用平均无故障时间来衡量。106108小时小时 6.1 存储器概述存储器概述 6.1.2 半导体存储器分类半导体存储器分类 半导体半导体 存储器存储器 磁介质存储器（外存）磁介质存储器（外存） 光存储器光存储器 双极型：存取速度快，但集成度低，功耗大、成本双极型：存取速度快，但集成度低，功耗大、成本 高，一般用于大型计算机或高速微机中；高，一般用于大型计算机或高速微机中； MOS型型 掩膜掩膜R

4、OM 一次性可编程一次性可编程PROM 紫外线可擦除紫外线可擦除EPROM 电可擦除电可擦除E2PROM 可编程只读存储器可编程只读存储器FLASH 读写读写 存储器存储器 RAM 只读只读 存储器存储器 ROM （按读（按读 写功能写功能 分类分类) （按器件（按器件 原理分类）原理分类） 静态静态 SRAM 动态动态DRAM： 集成度高但存取速度较低，集成度高但存取速度较低， 一般用于需要较一般用于需要较大大容量的场合。容量的场合。 集成集成IRAM：将刷新电路集成在将刷新电路集成在DRAM内内 速度较快，集成度较低，功耗较速度较快，集成度较低，功耗较 高，一般用于对速度要求高、而高，一般

5、用于对速度要求高、而 容量不大的场合。容量不大的场合。 (按存储按存储 原理分类原理分类) 按按 存存 储储 介介 质质 分分 类类 6.1.3 半导体存储器芯片的基本结构半导体存储器芯片的基本结构 地 址 译 码 器 存储矩阵 控制逻辑 A 0 A 1 A n 三态 数据 缓冲 器 D 0 D 1 D N W/R CS 6.2 随机读写存储器随机读写存储器 6.2.1 静态静态RAM(SRAM)RAM(SRAM) 一、基本存储电路一、基本存储电路 行选择线行选择线 T1T2 AB T3T4 +5V T5T6 CD 列选择线列选择线T7T8 I/OI/O T1和和T2组成一个双稳态组成一个双稳

6、态 触发器，用于保存数据。触发器，用于保存数据。 T3和和T4为负载管。为负载管。 如如A点为数据点为数据D，则，则B点点 为数据为数据/D。 行选择线有效（高电行选择线有效（高电 平）平） 时，时，A 、B处的数据信息处的数据信息 通过门控管通过门控管T5和和T6送至送至 C、D点。点。 列选择线有效（高电列选择线有效（高电 平）平） 时，时，C 、D处的数据信处的数据信 息通过门控管息通过门控管T7和和T8送送 至芯片的数据引脚至芯片的数据引脚I/O。 基本存储电路简化图 SE Do Di 它可存储一位信息 由若干个基本电路采用同一根选择线，可以组成一个 基本存储单元 Do2 Di2 Do

7、1 Di1 SE Do0 Di0 Do7 Di7 它每次可以存储或读出8位信息 由若干个存储单元可以组成一个芯片由若干个存储单元可以组成一个芯片 A0Ak 片 内 译 码 电 路 存储单元 存储单元 存储单元 SE0 SE1 SEi D0D7 R/W 由若干个芯片可扩展内存（存储体）由若干个芯片可扩展内存（存储体） N bl BL 芯片容量 存储体容量 N所需芯片个数所需芯片个数 为了减小体积，芯片内部通常采用矩阵式结构为了减小体积，芯片内部通常采用矩阵式结构 二、二、SRAMSRAM的典型芯片的典型芯片 n存储容量为8K8 n28个引脚： n13根地址线A12A0 n8根数据线D7D0 n片

8、选CS1、CS2 n读写WE、OE +5V WE CS2 A8 A9 A11 OE A10 CS1 D7 D6 D5 D4 D3 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 6264 工作方式CS1CS2WEOED7D0 未选中 未选中 读操作 写操作 1 0 0 0 1 1 1 0 0 1 高阻 高阻 输出 输入 6264功能表 6.2.2 动态动态RAMRAM（DRAMDRAM） 一、基本存储电路一

9、、基本存储电路 行选择线行选择线 T1 B 存储存储 电容电容 C A 列选列选 择线择线 T2 I/O 刷新放大器刷新放大器 电容上存有电荷时，表示存储电容上存有电荷时，表示存储 数据数据A为逻辑为逻辑1； 行选择线有效时，数据通过行选择线有效时，数据通过 T1送至送至B处；处； 列选择线有效时，数据通过列选择线有效时，数据通过 T2送至芯片的数据引脚送至芯片的数据引脚I/O； 为防止存储电容为防止存储电容C放电导致数放电导致数 据丢失，必须定时进行刷新；据丢失，必须定时进行刷新； 动态刷新时行选择线有效，而动态刷新时行选择线有效，而 列选择线无效。（刷新是逐行列选择线无效。（刷新是逐行 进

10、行的。）进行的。） 集成度高，但速度较慢，价集成度高，但速度较慢，价 格低，一般用作主存。格低，一般用作主存。 nDRAM的基本存储单元是单个场效应管及其极的基本存储单元是单个场效应管及其极 间电容间电容 n必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新 n每次同时对一行的存储单元进行刷新每次同时对一行的存储单元进行刷新 n每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位 n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵 nDRAM一般采用一般采用“位结构位结构”存储体：存储体： n每个存储单元存放一位每个存储单元存放一位 n需要需要

11、8个存储芯片构成一个字节单元个存储芯片构成一个字节单元 n每个字节存储单元具有一个地址每个字节存储单元具有一个地址 NC DIN WE RAS A0 A2 A1 VDD NC CAS DOUT A6 A3 A4 A5 VCC 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 n存储容量为存储容量为16K1 n16个个引脚：引脚： n7根地址线根地址线A6A0 n1根数据输入线根数据输入线DIN n1根数据输出线根数据输出线DOUT n行地址选通行地址选通RAS n列地址选通列地址选通CAS n读写控制读写控制WE DRAM芯片2116 二、二、DRAMDRAM的典型

12、芯片的典型芯片 说明：说明： 存储地址需要分两批传送存储地址需要分两批传送 n行地址选通信号行地址选通信号RASRAS有效，开始传送行地址有效，开始传送行地址 n随后列地址选通信号随后列地址选通信号CASCAS有效，传送列地址，有效，传送列地址，CASCAS相相 当于片选信号当于片选信号 n读写信号读写信号WEWE读读/ /写有效写有效 n数据从数据从D DOUT OUT引脚输出或从 引脚输出或从D DIN IN引脚输入 引脚输入 采用采用“仅行地址有效仅行地址有效”方法刷新方法刷新 n行地址选通行地址选通RASRAS有效，传送行地址有效，传送行地址 n列地址选通列地址选通CASCAS无效，没

13、有列地址无效，没有列地址 n芯片内部实现一行存储单元的刷新芯片内部实现一行存储单元的刷新 n没有数据输入输出没有数据输入输出 n存储系统中所有芯片同时进行刷新存储系统中所有芯片同时进行刷新 nDRAMDRAM必须每隔固定时间就刷新必须每隔固定时间就刷新 三、三、DRAMDRAM芯片的刷新方式芯片的刷新方式 集中刷新：集中刷新：在在2ms时间内集中一段时间进行刷新，在时间内集中一段时间进行刷新，在 这段时间内存储器不能进行读写操作，将这段时间称为这段时间内存储器不能进行读写操作，将这段时间称为 死时间。死时间。 分散刷新：分散刷新：在几在几ms时间内每隔一段时间刷新一次。时间内每隔一段时间刷新一

14、次。 （需设刷新与读写选择电路，冲突时会增加读（需设刷新与读写选择电路，冲突时会增加读/写周期的写周期的 时间）时间） 异步刷新：异步刷新：在每一个指令周期中利用在每一个指令周期中利用CPU不进行访不进行访 问操作的时间进行刷新。问操作的时间进行刷新。 6.3 只读存储器只读存储器ROM 6.3.1 掩膜型掩膜型ROMROM 信息制作在芯片中，不可更改信息制作在芯片中，不可更改 Vcc 地址选通地址选通1 D3 D2 D1 D0 掩膜掩膜ROM是靠是靠MOS管是否跨接来决定管是否跨接来决定0 0、1 1的，当的，当 跨接时对应位信息位跨接时对应位信息位0 0，当没有跨接时对应信息为，当没有跨接

15、时对应信息为1 1。 6.3.2 可编程只读可编程只读ROMROM 允许一次编程，此后不可更改允许一次编程，此后不可更改 D7 D6 D5 D4 D3 D2 D1 D0 Vcc 地址选通地址选通1 PROM是靠存储单元中的熔丝是否熔断决定信息是靠存储单元中的熔丝是否熔断决定信息0 0、1 1的，的， 当熔丝烧断时对应位信息就是当熔丝烧断时对应位信息就是0 0，当没有烧断时对应信息就是，当没有烧断时对应信息就是1 1。 6.3.3 可擦除可编程只读可擦除可编程只读ROMROM 一、基本存储电路一、基本存储电路 用紫外光擦除，擦除后可编程；并允许用户多用紫外光擦除，擦除后可编程；并允许用户多 次擦

16、除和编程次擦除和编程。 编程是电荷注入浮栅的栅极的过程，此时浮栅导通，选编程是电荷注入浮栅的栅极的过程，此时浮栅导通，选 通此位时即读出通此位时即读出0 0；若没有注入电荷浮栅截止，即读出；若没有注入电荷浮栅截止，即读出1 1。当。当 紫外线照射紫外线照射3030分钟时，电荷形成光电流消失，恢复原状态分钟时，电荷形成光电流消失，恢复原状态1 1。 Vcc 字线字线 数据线数据线 浮栅浮栅 二、典型二、典型EPROMEPROM芯片芯片 2764 Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND Vcc PGM NC A8 A9 A11 OE A10 CE

17、D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 n存储容量为存储容量为8K8 n28个个引脚：引脚： n13根地址线根地址线A12A0 n8根数据线根数据线D7D0 n片选片选CE n编程编程PGM n读写读写OE n编程电压编程电压VPP 工作方式工作方式CEOEPGMA9VPPDO7DO0 读出读出0015V输出输出 读出禁止读出禁止0115V高阻高阻 维持维持15V高阻高阻 Intel标识标识0012V15V输出编码输出编码 编程编程01负脉冲负脉冲21V输

18、入输入 编程校验编程校验00121V输出输出 编程禁止编程禁止121V高阻高阻 2764功能表功能表 6.3.4 电可擦除可编程只读电可擦除可编程只读ROMROM 采用加电方法在线进行以字节为单位擦除和编程，采用加电方法在线进行以字节为单位擦除和编程， 也可多次擦写。内设编程所需高压脉冲产生电路，可也可多次擦写。内设编程所需高压脉冲产生电路，可 在线写入，但写入时间较长。在线写入，但写入时间较长。 n存储容量为存储容量为8K8 n28个个引脚：引脚： n13根地址线根地址线A12A0 n8根数据线根数据线I/O7I/O0 n片选片选CE n读写读写OE、WE NC A12 A7 A6 A5 A

19、4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND Vcc WE NC A8 A9 A11 OE A10 CE I/O7 I/O6 I/O5 I/O4 I/O3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 28C64 EEPROM 28C64A的功能 0 1 12V OE 1 0 0 WE 输出 高阻 输入 高阻 0 1 0 0 读出 备用 写入 擦除 I/O7I/O0CE工作方式 6.4.1 存储器与存储器与CPU的连接的连接 CPU对存储器进行访问时，首先要在地址总线上发

20、地址信对存储器进行访问时，首先要在地址总线上发地址信 号，选择要访问的存储单元，还要向存储器发出读号，选择要访问的存储单元，还要向存储器发出读/写控制信写控制信 号，最后在数据总线上进行信息交换。因此，存储器与号，最后在数据总线上进行信息交换。因此，存储器与CPU的的 连接实际上就是存储器与三总线中相关信号线的连接。连接实际上就是存储器与三总线中相关信号线的连接。 一、存储器与控制总线的连接一、存储器与控制总线的连接 在控制总线中，与存储器相连的信号线为数不多，如在控制总线中，与存储器相连的信号线为数不多，如 8086/8088最小方式下的最小方式下的M/IO(8088为为M/IO)、RD和和

21、WR，最大，最大 方式下的方式下的MRDC、MWTC、IORC和和IOWC等，连接也非常简等，连接也非常简 单，有时这些控制线单，有时这些控制线(如如M/IO)也与地址线一同参与地址译码，也与地址线一同参与地址译码， 生成片选信号。生成片选信号。 6.4 存储器的扩展存储器的扩展 二、存储器与数据总线的连接二、存储器与数据总线的连接 对于不同型号的对于不同型号的CPU，数据总线的数目不一定相同，连，数据总线的数目不一定相同，连 接时要特别注意。接时要特别注意。 8086 CPU的数据总线有的数据总线有16根，其中高根，其中高8位数据线位数据线D15 D8 接存储器的奇存储体，低接存储器的奇存储

22、体，低8位数据线位数据线D7 D0接存储器的偶存储接存储器的偶存储 体，根据体，根据BHE(选择奇存储体选择奇存储体)和和A0(选择偶存储体选择偶存储体)的不同状的不同状 态组合决定对存储器做字操作还是字节操作。态组合决定对存储器做字操作还是字节操作。 8位机和位机和8088 CPU的数据总线有的数据总线有8根，存储器为单一存根，存储器为单一存 储体组织，没有奇偶存储体之分，故数据线连接较简单。储体组织，没有奇偶存储体之分，故数据线连接较简单。 三、存储器与地址总线的连接三、存储器与地址总线的连接 对于由多个存储芯片构成的存储器，其地址线的译码被对于由多个存储芯片构成的存储器，其地址线的译码被

23、 分成片内地址译码和片选地址译码两部分。片内地址译码用分成片内地址译码和片选地址译码两部分。片内地址译码用 于对各芯片内某存储单元的选择，而片选地址线主要用于产于对各芯片内某存储单元的选择，而片选地址线主要用于产 生片选信号，以决定每一个存储芯片在整个存储单元中的地生片选信号，以决定每一个存储芯片在整个存储单元中的地 址范围，片选地址线的地址译码一般有以下三种方式：址范围，片选地址线的地址译码一般有以下三种方式：全译全译 码、部分译码和线选法译码。码、部分译码和线选法译码。 6.4.2 存储器与存储器与CPUCPU的连接要考虑的问题的连接要考虑的问题 1 CPU总线的负载能力总线的负载能力 C

24、PU在设计时，一般输出线的直流负载能力为带一个在设计时，一般输出线的直流负载能力为带一个TTL负载负载 或或20个个MOS负载，现存储器都为负载，现存储器都为MOS电路，直流负载很小，主要电路，直流负载很小，主要 的负载是电容负载，故在小型系统中，的负载是电容负载，故在小型系统中，CPU是可以直接与存储器相是可以直接与存储器相 连的，而较大的系统中，就要考虑连的，而较大的系统中，就要考虑CPU能否带得动，需要时就要加能否带得动，需要时就要加 上缓冲器，由缓冲器的输出再带负载。上缓冲器，由缓冲器的输出再带负载。 2 存储器的地址分配和片选存储器的地址分配和片选 当多片存储器存在时，如何选片选信号

25、。当多片存储器存在时，如何选片选信号。 3 CPU与存储器的时序配合问题与存储器的时序配合问题 CPU的访存时间必须大于所用外部存储器的最大存取时间。的访存时间必须大于所用外部存储器的最大存取时间。 4 控制信号的连接控制信号的连接 如：如： IO/M、RD、WR等等 5 地址译码方式地址译码方式 线选译码线选译码 部分译码部分译码 全译码全译码 6.4.3 存储器的扩展（设系统为存储器的扩展（设系统为80888088最小模式）最小模式） 一、位扩展一、位扩展（只加大位长，存储体的字数与存储器芯片字数一致）只加大位长，存储体的字数与存储器芯片字数一致） 用用64K1bit的的RAM芯片扩展实现

26、芯片扩展实现64KB存储器存储器 进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个模块的地址形成整个模块的地址 线和控制线，而各芯片的线和控制线，而各芯片的数据线并列（位线扩展）数据线并列（位线扩展）形成整个模块的数据线（形成整个模块的数据线（8bit宽宽 度）。度）。 本例采用线选方式。本例采用线选方式。 64K*1 I/O 64K*1 I/O 64K*1 I/O 64K*1 I/O 64K*1 I/O 64K*1 I/O 64K*1 I/O cs cs 64K1 I/O D0 D7 A16 M/IO A0 A15 RD WR 1 二、

27、字扩展二、字扩展（只加大字长，存储体的位数与存储器芯片位数一致）（只加大字长，存储体的位数与存储器芯片位数一致） 用用8K8bit的的2764芯片扩展实现芯片扩展实现16KB存储器存储器 进行字扩展时，模块中所有芯片的进行字扩展时，模块中所有芯片的地址线、控制线和数据线互连地址线、控制线和数据线互连形成整个模块形成整个模块 的低位地址线、控制线和数据线，的低位地址线、控制线和数据线，CPUCPU的高位地址线（扩展的字线）被用来译码以的高位地址线（扩展的字线）被用来译码以 形成对各个芯片的选择线形成对各个芯片的选择线 片选线片选线。 本例采用全译码方式。本例采用全译码方式。 CS 8K*8 A0 12 OE D07