微型机系统与接口技术自学部分

1、1 微型机系统与接口技术自学部分微型机系统与接口技术自学部分 2 第第3章章 80 x86汇编语言程序设计汇编语言程序设计 3 3.6 宏定义、宏调用与宏展开（自学）宏定义、宏调用与宏展开（自学） 宏定义是源程序中一段有独立功能的程序代码。将这宏定义是源程序中一段有独立功能的程序代码。将这 一段程序定义为一条宏指令，并具有一个相应的宏指一段程序定义为一条宏指令，并具有一个相应的宏指 令名，在程序中就可以多次调用它，调用时只需要引令名，在程序中就可以多次调用它，调用时只需要引 用一个宏指令名来代替这一段程序就可以了。在汇编用一个宏指令名来代替这一段程序就可以了。在汇编 的时候，汇编程序会自动将这

2、个宏指令扩展成整段程的时候，汇编程序会自动将这个宏指令扩展成整段程 序。序。 4 宏定义有两种格式宏定义有两种格式: 1、简单宏定义、简单宏定义 简单宏定义示例简单宏定义示例 MOV AH, 02H MOV DL, 0DH ；回车；回车 INT 21H MOV DL, 0AH ；换行；换行 MOV AH, 02H INT 21H 5 带形参的宏定义示例带形参的宏定义示例 PUSH DX PUSH AX MOV AX, IMUL MOV , AX MOV , DX POP AX POP DX 2、带形参的宏定义、带形参的宏定义 6 宏调用有两种格式：宏调用有两种格式： 1、对简单的宏定义的调用：

3、、对简单的宏定义的调用： 2、带形参的宏定义的调用：、带形参的宏定义的调用： 宏调用示例宏调用示例 CRLF MULTIPLY CX, VAR, XYZBX MULTIPLY 240, BX, SAVE 7 MULTIPLY宏扩展示例宏扩展示例 + PUSH DX + PUSH AX +MOV AX, +IMUL +MOV ,AX ；实参替换形参；实参替换形参 +MOV ,DX +POP AX +POP DX 8 子程序子程序 宏指令宏指令 程序执行期间程序执行期间 在汇编期间展开在汇编期间展开 由主程序调用由主程序调用 执行时需增加时间执行时需增加时间 直接执行宏体直接执行宏体 上的额外开销

4、上的额外开销 9 10 FOO MACRO P1, , P3 MOV AX, P1 P3 ENDM FOO WORD_VAR, , AX + MOV AX, WORD_VAR + AX 11 LEAP MACRO , LAB LAB ENDM LEAP , THERE + THERE 12 MSGGEN MACRO LAB, NUM, LAB int same_name; ftype; struct second_type int same_name; stype _asm mov array6, dx mov ebx,OFFSET ftype mov ecx, ebx.carray 使用使用

5、C+数据举例数据举例 22 嵌入式汇编举例：嵌入式汇编举例： #include int power2(int, int); void main(void) cout2的的6次方乘次方乘5等于等于:t; coutpower2(5,6)endl; int power2(int num, int power) _asm mov eax, num ; 取第一个参数取第一个参数 mov ecx, power ; 取第二个参数取第二个参数 shl eax, cl ; 计算计算EAX=EAX（2CL） / 返回值存于返回值存于EAX 23 汇编语言通过参数名就可以引用参数，采用汇编语言通过参数名就可以引用参

6、数，采用return返回返回 出口参数，也可以不写出口参数，也可以不写return，编译时可能有警告。，编译时可能有警告。 ： 32位的数据扩展到位的数据扩展到32位，存放在位，存放在EAX中返回中返回 48字节的返回值存放在中返回字节的返回值存放在中返回 更大的字节数据将它的地址指针存放在更大的字节数据将它的地址指针存放在EAX中返回中返回 24 第第6章章 微机总线标准微机总线标准 25 USB On-The-Go(OTG)是对规范的有是对规范的有 益的扩充。这类设备既可以作为益的扩充。这类设备既可以作为USB设设 备与备与PC机相连，又可以作为机相连，又可以作为USB主机连主机连 接其它

7、接其它USB设备。因此，这类设备可以设备。因此，这类设备可以 抛弃抛弃PC，直接进行设备与设备之间的点，直接进行设备与设备之间的点 对点对点(pear to pear)通信。通信。 USB On-The-Go 在在USB 规范基础上增加了以下几点规范基础上增加了以下几点 的补充的补充OTG技术（自学）技术（自学） 26 USB On-The-Go 设备定义了一个新的称之为设备定义了一个新的称之为mini-AB 的的 袖珍插孔，它能接入袖珍插孔，它能接入mini-A 和和mini-B 插头。连接器的插头。连接器的 不同定义设备的不同定义设备的。 VBUS D+ D- GND ID 1: Slav

8、e B设备设备 0: Master A设备设备 mini-B 插头插头 mini-A 插头插头 VCCVCC 27 两个两个OTG RTR(主主/从双角色从双角色)设备相连，可以用主机交设备相连，可以用主机交 流协议流协议(HNP)随时切换主机角色。步骤如下：随时切换主机角色。步骤如下： A设备发出设备发出SET_FEATURE命令后，命令后，B设备可请求总设备可请求总 线控制权。线控制权。 A设备挂起总线，通知设备挂起总线，通知B设备可占用总线。设备可占用总线。 B设备发送信号，断开设备发送信号，断开A设备连接。设备连接。 A设备启动设备启动D+线本方的上拉电阻，将线本方的上拉电阻，将D+置

9、高。此时置高。此时 A设备成为外设，设备成为外设，B设备成为主机。设备成为主机。 B设备完成对总线控制后，启动设备完成对总线控制后，启动D+线本方的上拉电阻线本方的上拉电阻 ，放弃对总线的控制。，放弃对总线的控制。 在以上电平变换的同时，通过软件实现真正的对总在以上电平变换的同时，通过软件实现真正的对总 线的控制权变化。线的控制权变化。 28 1.分清开发的设备类型分清开发的设备类型 嵌入式嵌入式USB主机主机 USB Hub 基于基于HID(人机接口设备人机接口设备)的的USB设备设备 USB OTG设备设备 2.选择合适的控制芯片选择合适的控制芯片 内嵌内嵌USB模块和嵌入式模块和嵌入式C

10、PU核的核的SOC芯片芯片 内嵌单片机内核的内嵌单片机内核的USB控制芯片控制芯片 可与其它嵌入式可与其它嵌入式CPU相连的单独相连的单独USB控制芯片控制芯片 6.3.7 开发具有开发具有USB功能的设备的先期准备（自学）功能的设备的先期准备（自学） 29 3.一般的开发步骤一般的开发步骤 根据选择的器件和要实现的功能，设计相关电路。根据选择的器件和要实现的功能，设计相关电路。 编制软件（根据不同应用，设计其中部分或全部软编制软件（根据不同应用，设计其中部分或全部软 件）。件）。 4.目前常见的控制芯片目前常见的控制芯片 OTG芯片：芯片：ISP1362，OTG243 主机主机/设备芯片：设

11、备芯片： SL811HS，ISP1161 设备芯片：设备芯片：PDIUSBD12，ISP1581 HUB芯片：芯片：GL652USB 30 概览（自学）概览（自学） 最高速为最高速为 采用全双工传输采用全双工传输 接口由接口由4线改成线改成8线线 增加的增加的4线路用于数据发送或接收线路用于数据发送或接收 USB 3.0 的供电力提高到了每个端口的供电力提高到了每个端口900mA 与和向下兼容与和向下兼容 31 6.4 PCI-Express总线总线 （自学）（自学） PCI Express为互连设备提供高速、高性能、点对点为互连设备提供高速、高性能、点对点 、双、双/单工、差动信令链路。数据

12、从一组信号线上发送单工、差动信令链路。数据从一组信号线上发送 ，而在另一组信号线上接收。采用设备间的点对点串，而在另一组信号线上接收。采用设备间的点对点串 行连接。行连接。 将两台设备连接在一起的一个将两台设备连接在一起的一个PCI Express互连称为互连称为 一条链路。一条一条链路。一条1的链路有一条通道，即每个方向上的链路有一条通道，即每个方向上 有一对差动信号，共有一对差动信号，共4个信号。个信号。 32 33 6.4.2 PCI-Express总线结构总线结构 34 35 集成了多种控制器，替集成了多种控制器，替CPU产生事务请求，产生事务请求， 它还可以代表它还可以代表CPU发起

13、配置事务请求、生成存发起配置事务请求、生成存 储器和储器和I/O请求和锁定事务请求。请求和锁定事务请求。 根联合体发送数据包离开其端口，或从其端根联合体发送数据包离开其端口，或从其端 口接收数据并转发至存储器。口接收数据并转发至存储器。 根联合体初始化用来形成请求者或完成者的根联合体初始化用来形成请求者或完成者的 设备设备ID，通常由总线号、设备号和功能号组成，通常由总线号、设备号和功能号组成 。根联合体的总线、设备及功能号都被初始化。根联合体的总线、设备及功能号都被初始化 全为全为0。 36 交换器利用基于存储器、交换器利用基于存储器、I/O或配置地址的或配置地址的 路由方法转发数据包。路由

14、方法转发数据包。 交换器根据下面交换器根据下面3种路由机制之一转发这些种路由机制之一转发这些 数据包：地址路由、数据包：地址路由、ID路由或隐式路由。路由或隐式路由。 交换器能实现两种仲裁机制：端口仲裁和交换器能实现两种仲裁机制：端口仲裁和 VC仲裁，并且依据仲裁机制确定将入端口数据仲裁，并且依据仲裁机制确定将入端口数据 包转发至出端口的优先级。交换器支持锁定请包转发至出端口的优先级。交换器支持锁定请 求。求。 37 端点可以作为请求者发起事务，或者作为完端点可以作为请求者发起事务，或者作为完 成者对事务做出响应。成者对事务做出响应。 端点有端点有PCI Express端点和传统端点两种。端点

15、和传统端点两种。 传统端点支持传统端点支持I/O事务，而且可以作为完成者支事务，而且可以作为完成者支 持锁定事务语义，还可以利用消息请求产生传持锁定事务语义，还可以利用消息请求产生传 统中断信号，但另外还必须支持产生利用存储统中断信号，但另外还必须支持产生利用存储 器写事务的器写事务的MSI。 PCI Express端点必须在可预取存储地址空端点必须在可预取存储地址空 间内支持间内支持64位存储器寻址能力。位存储器寻址能力。 两种类型的端点都实现了两种类型的端点都实现了0类类 PCI配置头，配置头， 并且作为完成者对配置事务做出响应。并且作为完成者对配置事务做出响应。 38 6.4.3 PCI

16、 Express事务简介事务简介 为请求者和完成者之间完成一次信息传送需要为请求者和完成者之间完成一次信息传送需要 完成的一系列一个或多个数据包传送的过程。完成的一系列一个或多个数据包传送的过程。 PCI Express事务可以分成大类：事务可以分成大类：、 、和和。 39 6.4.4 PCI-Express的层次结构的层次结构 PCI Express 设备设备A 设备核心设备核心 事务层事务层 数据链路层数据链路层 PCI Express 设备设备B 物理层物理层 发送发送 接收接收 PCI Express 核心逻辑接口核心逻辑接口 设备核心设备核心 事务层事务层 数据链路层数据链路层 物理

17、层物理层 发送发送 接收接收 PCI Express 核心逻辑接口核心逻辑接口 40 设备核心是由根联合体核心逻辑或诸如以太网控制设备核心是由根联合体核心逻辑或诸如以太网控制 器、器、SCSI控制器、控制器、USB控制器等端点核心逻辑组成。控制器等端点核心逻辑组成。 设备核心逻辑与本地软件一起提供设备核心逻辑与本地软件一起提供PCI Express设设 备生成备生成TLP所需的必要信息。所需的必要信息。 事务层主要负责生成出站事务层主要负责生成出站TLP流量和接收入站流量和接收入站TLP 流量。流量。 数据链路层的主要功能是保证在各链路上发送和接数据链路层的主要功能是保证在各链路上发送和接 收

18、数据包时数据的完整性。收数据包时数据的完整性。 TLP和和DLLP类型的数据包从数据链路层发送至物类型的数据包从数据链路层发送至物 理层，并通过物理链路传送。物理层也从链路上接收理层，并通过物理链路传送。物理层也从链路上接收 数据包并将其发送至数据链路层。数据包并将其发送至数据链路层。 41 第第7章章 中断与异常中断与异常 42 SIO LPC47B27X IRQx ICH8 SERIRQ CPU INTR IRQ14,15PIRQx PIRQx ICH8 串行中断串行中断 驱动部件驱动部件 SERIRQ 串行中串行中 断分离断分离 部件部件 2个个8259 部件部件 INTR IRQ14,

19、15 7.5 串行中断（自学）串行中断（自学） 43 SERIRQ线采用同步单线传输结构。线采用同步单线传输结构。 遵循遵循PCI信号使用的三态协议。信号使用的三态协议。 SERIRQ包含包含IRQ0, 1, 315, PIRQA#PIRQD#, SMI#和和IOCHK#。但实际上并不支持。但实际上并不支持IRQ0、8、 13中断。实际的中断。实际的IRQ14、IRQ15实际上也不从实际上也不从 SERIRQ中传到南桥。中传到南桥。 SERIRQ上信息分帧传输。上信息分帧传输。 44 连续的（连续的（ICH8单独产生开始帧）单独产生开始帧） 静态的（一个串行静态的（一个串行IRQ设备来启动开始

20、帧）设备来启动开始帧） 4、6或或8个时钟宽度（设备个时钟宽度（设备31的的0号功能配置号功能配置 空间的空间的64H处串行处串行IRQ控制寄存器位控制寄存器位1和位和位0决定决定). 2或或3个时钟宽度。个时钟宽度。(由由SERIRQ配置寄存器决定配置寄存器决定) 2SERIRQ设备触发下次开始帧；设备触发下次开始帧； 3ICH8触发下次开始帧。触发下次开始帧。 45 21个时钟宽度。个时钟宽度。 需请求中断的设备在自己的数据帧中将需请求中断的设备在自己的数据帧中将 SERIRQ驱动：驱动： IRQ015在在的时候将的时候将SERIRQ线驱动线驱动 为低电平为低电平 PCI INTA:D#，

21、SMI和和IOCHK#在在 的时候将的时候将SERIRQ线驱动为低电平线驱动为低电平 否则都将否则都将SERIRQ线变为三态，由上拉电阻将他们线变为三态，由上拉电阻将他们 驱动到高电平驱动到高电平 。 所谓自己的数据帧是指在所谓自己的数据帧是指在21个时钟中数据帧号和本个时钟中数据帧号和本 设备的设备的IRQ号码相等那一数据帧。外设要在号码相等那一数据帧。外设要在SERIRQ 的上升沿开始计算帧。的上升沿开始计算帧。 46 处理器核心处理器核心 Local APIC 模块模块 处理器核心处理器核心 Local APIC 模块模块 I/O APIC 模块模块 INTIN 23 INTIN 0 系

22、统中断请求系统中断请求 APIC 时钟时钟 PICD0 PICD1 PICCLK LINT0/ INTR LINT1/ NMI 处理器处理器0处理器处理器1 LINT0/ INTR LINT1/ NMI 返回下页 Local APIC、I/O APIC和和APIC总线。总线。 7.6 APIC（自学）（自学） 47 包含了包含了8259A和和8254的功能。的功能。 转上页 I/O APIC送来的送来的； 经经APIC总线送来的总线送来的（IPI）；）； (定时、错误、计数、连线定时、错误、计数、连线)。 多达多达24个中断；个中断； 中断优先级与中断号独立；中断优先级与中断号独立； 不需要中

23、断响应周期。不需要中断响应周期。 可选择某个或一组处理器中的一个为可选择某个或一组处理器中的一个为。 48 APICD0、APICD1、APICCLK。 串行同步总线。串行同步总线。 不同时钟先高位，后低位；同一时钟不同时钟先高位，后低位；同一时钟D1 高位，高位，D0低位。低位。 EOI命令和短消息。命令和短消息。 连接的每个模块均有自己的连接的每个模块均有自己的ID(固定固定)； 每个模块均有自己的每个模块均有自己的(可变，初值来自模可变，初值来自模 块块ID)。 49 经经I/O APIC模块引脚送入的中断请求。模块引脚送入的中断请求。 交中断请求指定的目标处理器处理。交中断请求指定的目

24、标处理器处理。 定时、计数、错误、定时、计数、错误、INTR及及NMI。 只能由本地处理器处理。只能由本地处理器处理。 电平撤消初始化、初始化、启动、远程读、电平撤消初始化、初始化、启动、远程读、SMI、 NMI等。等。 交目标处理器处理。交目标处理器处理。 50 INDR：R/W存放需访问的间接寄存器编号。存放需访问的间接寄存器编号。 DATR：R/W间接访问寄存器访问结果。间接访问寄存器访问结果。 IRQPAR：W存放置位方式产生的中断向量号。存放置位方式产生的中断向量号。 EOIR：W存放正在服务存放正在服务(将结束将结束)的中断向量号。的中断向量号。 IDR：R/W32B存放模块自己的

25、固定的存放模块自己的固定的ID。 VERR：R32B存放有无存放有无IRQ声明和重定向寄存器数。声明和重定向寄存器数。 ARBIDR：R32B存放模块的仲裁存放模块的仲裁ID。 BOOT_CONFIGR：R/W32B存放中断传递方式。存放中断传递方式。 51 RDR：R/W64B索引编号索引编号10H3FH， 每个每个RDR占两个号。占两个号。 VectorDMDSDtMRIRRTMM目标目标APICIDL 中断向量中断向量 传递模式传递模式 000固定式固定式 001最低优先权式最低优先权式 100NMI 111-ExtINT 目标模式目标模式 0物理方式物理方式 1逻辑方式逻辑方式 递交状

26、态递交状态 0空闲空闲 1正在递交正在递交 目标目标APICID 逻辑模式逻辑模式-8位位 物理模式物理模式-低低4位位 屏蔽位屏蔽位 0允许允许 1屏蔽屏蔽 中断请求中断请求 0无无 1中断未决中断未决 引脚极性引脚极性 0高电平激活高电平激活 1低电平激活低电平激活 触发模式触发模式 0边沿边沿 1电平电平 52 收到引脚信号有效改变时，置位收到引脚信号有效改变时，置位RDR的的RIRR位，位， 后，向后，向APIC总线发送总线发送。 目标处理器目标处理器()已在已在RDR中设定。中设定。 边沿边沿时，消息传送后将时，消息传送后将RDR的的RIRR位复位。位复位。 目标处理器目标处理器(可

27、能多个可能多个)的的Local APIC收到请求后，根收到请求后，根 据传递模式，据传递模式，。 命中的目标处理器做相应中断处理，当处理器核心执命中的目标处理器做相应中断处理，当处理器核心执 行的代码优先级低于中断请求优先级时处理中断。行的代码优先级低于中断请求优先级时处理中断。 53 中断为电平触发方式时，发布中断为电平触发方式时，发布EOI命令通知命令通知I/O APIC 做结束处理。做结束处理。 当前处理器的总线使用权降为最低。当前处理器的总线使用权降为最低。 54 分布式仲裁。分布式仲裁。 D1D0=11(某消息结束后某消息结束后)。 5个时钟周期。个时钟周期。 CLKD1 D0解释解

28、释 1EOI0D1=1:常规，常规，D1=0:EOI 2NOT (ARBIDR27)1仲裁仲裁ID，如果，如果ICH8检测检测 到的值和自己发送的值到的值和自己发送的值 不一样就失去仲裁资格。不一样就失去仲裁资格。 3NOT (ARBIDR26)1 4NOT (ARBIDR25)1 5NOT (ARBIDR24)1 轮转优先级算法。轮转优先级算法。 仲裁得胜者置为仲裁得胜者置为0，其余模块一律加，其余模块一律加1。 55 第第8章章 ICH8中的常规接口中的常规接口 56 数据传送涉及的数据传送涉及的3个问题个问题 1）数据的来源；）数据的来源； 2）数据的去处；）数据的去处； 3）数据本身以

29、及如何控制数据的传送。）数据本身以及如何控制数据的传送。 8.2.1 DMA技术概述技术概述 8.2 DMA操作（自学）操作（自学） 57 DMA方式控制的数据传送方式控制的数据传送 58 DMA传送方式通常用来高速传送大批量的数据块。传送方式通常用来高速传送大批量的数据块。 如：如： 硬盘和软盘硬盘和软盘I/O； 快速通信通道快速通信通道I/O； 多处理机和多程序数据块传送；多处理机和多程序数据块传送； 在图像处理中，对在图像处理中，对CRT屏幕送数据；屏幕送数据； 快速数据采集；快速数据采集； DRAM的刷新操作。的刷新操作。 59 DMA传送包括：传送包括： （1）存储单元传送：存储器）

30、存储单元传送：存储器存储器。存储器。 （2）DMA读传送：存储器读传送：存储器I/O设备。设备。 （3）DMA写传送：写传送：I/O设备设备存储器。存储器。 60 1）I/O设备向设备向DMAC发出发出DMA请求；请求； 2） DMAC向向CPU发出总线请求；发出总线请求； 3）， 向向DMAC发出总线响应信号；发出总线响应信号； 4）CPU脱离对系统总线的控制，由脱离对系统总线的控制，由DMAC接管接管 对系统总线的控制；对系统总线的控制； 61 5）DMAC向向I/O设备发出的设备发出的DMA应答信号；应答信号； 6）DMAC进行一个字节的传送；进行一个字节的传送； 7）完成设定的字节数据

31、传送，）完成设定的字节数据传送，CPU恢复对系恢复对系 统总线的控制。统总线的控制。 62 1) DMA操作类型操作类型 。数据传送是把源地址的数据传送到目的地。数据传送是把源地址的数据传送到目的地 址中去。址中去。 。当数据传送完毕之后，可以进行校验操作。当数据传送完毕之后，可以进行校验操作。 校验操作并不进行数据传送，只进行数据校验。但操校验操作并不进行数据传送，只进行数据校验。但操 作过程仍然要通过作过程仍然要通过DMAC向向CPU提出申请，进入提出申请，进入 DMA周期。周期。 。数据检索操作并不进行数据传送，只是对。数据检索操作并不进行数据传送，只是对 在指定的内存区内查找某个关键字

32、节或某几个关键数在指定的内存区内查找某个关键字节或某几个关键数 据位是否存在，如果查找到了，就停止检索操作。据位是否存在，如果查找到了，就停止检索操作。 63 2) DMA操作方式操作方式 。每次进行每次进行DMA操作只操作一个字操作只操作一个字 节节 。 只要只要DMA操作开始，操作开始，DMAC始终占始终占 用总线，直到用总线，直到DMA操作完成，才把总线控制权交还操作完成，才把总线控制权交还 CPU。 如果有如果有DMA请求，则请求，则DMAC就占用就占用 总线；当总线；当DMA请求无效，或请求无效，或DMA操作完成，或由操作完成，或由 外部传来过程结束信号（外部传来过程结束信号（EOP

33、）时，）时，DMAC都会释都会释 放总线。放总线。 64 1） 在在DMAC获得总线控制权获得总线控制权，DMAC取代取代CPU而成而成 为系统的主控者，接管和控制系统总线（数据总线、为系统的主控者，接管和控制系统总线（数据总线、 地址总线和控制总线）。通过总线向存储器或地址总线和控制总线）。通过总线向存储器或I/O设备设备 发出地址、读发出地址、读/写信号，以控制在两个实体之间的传送写信号，以控制在两个实体之间的传送 。 2） 在在DMAC获得总线控制权获得总线控制权，DMAC受受CPU控制（控制（ 。此时，。此时，CPU可对可对DMAC进行初始化编程，也可从进行初始化编程，也可从 DMAC

34、中读出状态。当中读出状态。当DMAC上电或复位时，上电或复位时，DMAC 自动处于被动态。自动处于被动态。 4. DMA控制器在系统中的两种工作状态控制器在系统中的两种工作状态 65 1. 82C37A的特点的特点 具有具有4个独立的个独立的DMA通道，每个通道都可独立地进行通道，每个通道都可独立地进行 初始化。初始化。 每个通道的每个通道的DMA请求都可以被允许或禁止。请求都可以被允许或禁止。 每个通道的每个通道的DMA有不同的优先级，既可以是固定优有不同的优先级，既可以是固定优 先级，也可以是循环优先级。先级，也可以是循环优先级。 每个通道进行一次传送的最大字节数为每个通道进行一次传送的最

35、大字节数为64K。 提供提供4种传送方式：单字节传送方式、数据块传送方种传送方式：单字节传送方式、数据块传送方 式、请求传送方式和级联传送方式。式、请求传送方式和级联传送方式。 时钟频率从时钟频率从DC到到5MHz的全静态设计。的全静态设计。 在在5MHz的时钟频率下传送速率高达。的时钟频率下传送速率高达。 8.2.2 82C37A 的内部结构和引脚功能说明的内部结构和引脚功能说明 66 282C37A 的内部结构的内部结构 DMA通道通道 读读/写控制写控制 控制逻辑控制逻辑 67 82C37A内部逻辑框图内部逻辑框图 68 282C37A 的引脚功能的引脚功能 69 8.2.3 82C37

36、A 的内部寄存器的内部寄存器 70 1控制寄存器控制寄存器 71 2工作方式寄存器工作方式寄存器 72 3状态寄存器状态寄存器 73 4请求寄存器请求寄存器 74 5屏蔽寄存器屏蔽寄存器 75 76 8.2.4 软命令软命令 1）清先）清先/后触发器软命令后触发器软命令 MOV AL, 0XXH;0XXH为为AL中任意值中任意值 OUT 0CH, AL; 先先/后触发器被清后触发器被清“0” 2）总清除软命令）总清除软命令 MOV AL, 0XXH;0XXH为为AL中任意值中任意值 OUT 0DH, AL;写入总清端口，执行总清除命令写入总清端口，执行总清除命令 3）清屏蔽寄存器软命令。）清屏

37、蔽寄存器软命令。 MOV AL, 0XXH ;0XXH为为AL中任意值中任意值 OUT 0EH, AL;写入清屏蔽寄存器端口写入清屏蔽寄存器端口 77 8.2.5 DMA控制器的工作时序控制器的工作时序 DMA空闲周期空闲周期SI 过渡状态过渡状态S0 DMA 有效周期（有效周期（S1、S2、S3、S4） 82C37A内部状态变化流程内部状态变化流程 78 79 8.2.6 82C37A的初始化编程的初始化编程 初始化编程的步骤：初始化编程的步骤： 命令字写入控制寄存器命令字写入控制寄存器 屏蔽字写入屏蔽寄存器屏蔽字写入屏蔽寄存器 方式字写入方式寄存器方式字写入方式寄存器 清清“0” 先先/后

38、触发器后触发器 写入地址寄存器字节寄存器写入地址寄存器字节寄存器 解除屏蔽解除屏蔽 写入请求寄存器写入请求寄存器 80 8.2.7 ICH8中的中的DMA控制器控制器 182C37A DMAC的级联的级联 81 2如何扩展如何扩展82C37A DMAC的寻址空间的寻址空间 82 83 3应用举例应用举例 现假设在级联的现假设在级联的82C37的主片通道的主片通道1，将内存其，将内存其 始地址为始地址为80000H的的280H字节的内容直接输出到外字节的内容直接输出到外 部设备。部设备。 MOVAL, 4;命令字命令字, 禁止禁止82C37工作工作 OUT08, AL;写命令寄存器写命令寄存器 MOVAL, 0 OUT0CH, AL;清除先