PIE工程师必备

1、Question & AnswerPIEtriS 彩心光阻 賈慮理HBB式盘T翻iff;虫抓品厦檢測比芾榕測PIE1. 何谓PIE? PIE的主要工作是什幺？答：Process Integration Engineer工艺整合工程师,主要工作是整合各部 门的资源，对工艺持续进行改善，确保产品的良率yield稳定良好。2. 200mm，300mm Wafer 代表何意义？答：8吋硅片wafer直径为200mm ,直径为 300mm硅片即12吋.目前中芯国际现有的三个工厂采用多少mm的硅片wafer工艺？未来北京3. 的Fab4四厂采用多少mm的wafer工艺？答：当前13厂为200mm8英寸的w

2、afer,工艺水平已达工艺。 未来北京厂工艺 wafer将使用300mm12英寸。4. 我们为何需要300mm?答：wafer size变大，单一 wafer上的芯片数chip变多，单位本钱降低200-300面积增加倍，芯片数目约增加倍5. 所谓的0.13 um的工艺能力tech no logy代表的是什幺意义？答：是指工厂的工艺能力可以到达 0.13 um的栅极线宽。当栅极的线宽做 的越小时，整个器件就可以变的越小，工作速度也越快。从 0.35um-0.25um-0.18um-0.15um-0.13um 的 tech no logy 改变又代表的是什幺意义？答：栅极线的宽该尺寸的大小代表半导

3、体工艺水平的上下做的越小时，工艺的难度便相对提高。从 代表着每一个阶段工艺能力的提升。一般的硅片wafer基材substrate可区分为N,P两种类型type，何谓N, P-type wafer?答：N-type wafer是指掺杂negative元素5价电荷元素，例如：P、As 的硅片,P-type的wafer是指掺杂positive元素3价电荷元素,例 女口： B、In的硅片。8. 工厂中硅片 wafer 的制造过程可分哪几个工艺过程 module ？答：主要有四个局部：DIFF 扩散、TF薄膜、PHOTO 光刻、ETCH 刻蚀。其中DIFF又包括FURNACE炉管、WET湿刻、IMP离子

4、 注入、RTP快速热处理。TF包括PVD物理气相淀积、CVD化学气 相淀积 、 CMP 化学机械研磨 。硅片的制造就是依据客户的要求，不 断的在不同工艺过程 module 间重复进行的生产过程，最后再利用电 性的测试，确保产品良好。9. 一般硅片的制造常以几 P 几 M 及光罩层数 mask layer 来代表硅片工艺的 时间长短，请问几 P 几 M 及光罩层数 mask layer 代表什幺意义？ 答：几P几M代表硅片的制造有几层的 Poly多晶硅和几层的metal金属 导线.一般的逻辑产品为1P6M1层的Poly和6层的metal。而 光罩层数mask layer代表硅片的制造必需经过几次

5、的 PHOTO 光刻.Wafer 下线的第一道步骤是形成 start oxide 和 zero layer? 其中 start oxide10.的目的是为何？答：不希望有机成分的光刻胶直接碰触Si外表。 在 laser 刻号过程中 ,亦可防止被产生的粉尘污染。10. 为何需要 zero layer?答：芯片的工艺由许多不同层次堆栈而成的 , 各层次之间以 zero layer 当做对准的基准。11. Laser mark 是什幺用途 ? Wafer ID 又代表什幺意义 ?答： Laser mark 是用来刻 wafer ID, Wafer ID 就如同硅片的身份证一样 一个 ID 代表一片硅

6、片的身份。12. 一般硅片的制造wafer process过程包含哪些主要局部？答：前段frontend -元器件device的制造过程。 后段backend-金属导线的连接及护层passivation 13. 前段 frontend 的工艺大致可区分为那些部份 ?答：STI的形成定义AA区域及器件间的隔离 阱区离子注入well implant 用以调整电性 栅极poly gate的形成 源 /漏极 source/drain 的形成 硅化物salicide的形成14. STI 是什幺的缩写 ? 为何需要 STI?答： STI: Shallow Trench Isolation 浅沟道隔离 ，S

7、TI 可以当做两个组件 device间的阻隔,防止两个组件间的短路.15. AA是哪两个字的缩写？简单说明AA的用途？答：Active Area,即有源区，是用来建立晶体管主体的位置所在，在其上形成源、漏和栅极。两个 AA区之间便是以STI来做隔离的。16. 在STI的刻蚀工艺过程中，要注意哪些工艺参数？答：STI etch 刻蚀的角度; STI etch的深度； STI etch后的CD尺寸大小控制。(CD con trol, CD=critical dime nsion)在STI的形成步骤中有一道liner oxide 线形氧化层，liner oxide的特性 功能为何？答：Lin er

8、oxide为1100C, 120 min高温炉管形成的氧化层，其功能为： 修补进STI etch造成的基材损伤； 将STI etch造成的etch尖角给于圆化corner rounding。定义光阻1625? Nitride110? PAD Oxide填入氧化层HDP OxideSubstrate要注意SiN的rema in及HDP oxide 的 loss这里的SAC oxide是在SiN remove及 pad oxide remove 后, 再重新长过的 oxide19.般的阱区离子注入调整电性可分为那三道步骤 ？功能为何?答：阱区离子注入调整是利用离子注入的方法在硅片上形成所需要的组件

9、 电子特性，一般包含下面几道步骤： Well Implant :形成 N,P 阱区； Channel Implant :防止源/漏极间的漏电； Vt Implant :调整Vt 阈值电压。20. 一般的离子注入层次Implant layer 工艺制造可分为那几道步骤 ？答：一般包含下面几道步骤： 光刻Photo及图形的形成； 离子注入调整； 离子注入完后的ash plasma等离子体清洗 光刻胶去除PR strip21. Poly 多晶硅栅极形成的步骤大致可分为那些？答：Gate oxide栅极氧化层的沉积； Poly film的沉积及SiON在光刻中作为抗反射层的物质的沉积； Poly图形的

10、形成Photo； Poly 及 SiON 的 Etch ； Etch完后的ash plasma等离子体清洗及光刻胶去除PR strip； Poly 的 Re-oxidation 二次氧化。22. Poly 多晶硅栅极的刻蚀etch要注意哪些地方？答：Poly的CD尺寸大小控制； 防止Gate oxie被蚀刻掉，造成基材substrate受损.23. 何谓 Gate oxide 栅极氧化层？答：用来当器件的介电层，禾U用不同厚度的gate oxide，可调节栅极电压对不同器件进行开关栅极电压(Device)根本器件示意图SiO.栅极电压1 Gate栅极Gate(栅极)漏极电压Drain漏极Sou

11、rce源极O24. 源/漏极source/drain的形成步骤可分为那些？ 答：LDD的离子注入Implant ； Spacer的形成； N+/P+IMP 高浓度源/漏极S/D注入及快速热处理 RTA : Rap idThermal Anneal。25.LDD是什幺的缩写？用途为何？ 答：LDD: Lightly Doped Drain. LDD 件产生热载子效应的一项工艺。是使用较低浓度的源/漏极，以防止组LDD离子植入26. 何谓 Hot carrier effect 热载流子效应？答：在线寛小于以下时，因为源/漏极间的高浓度所产生的高电场， 导致载流子在移动时被加速产生热载子效应，此热载

12、子效应会对gate oxide造成破坏,造成组件损伤。27. 何谓Spacer? Spacer蚀刻时要注意哪些地方？答：在栅极Poly的两旁用 dielectric 介电质形成的侧壁，主要由 Ox/SiN/Ox组成。蚀刻spacer时要注意其CD大小，profile剖面轮廓， 及remain oxide残留氧化层的厚度28. Spacer的主要功能？答：使高浓度的源/漏极与栅极间产生一段LDD区域； 作为Con tact Etch时栅极的保护层。29. 为何在离子注入后,需要热处理Thermal Anneal的工艺？答：为恢复经离子注入后造成的芯片外表损伤； 使注入离子扩散至适当的深度； 使注

13、入离子移动到适当的晶格位置。30. SAB是什幺的缩写？目的为何？答：SAB : Salicide block,用于保护硅片外表，在 RPO Resist Protect Oxide的保护下硅片不与其它 Ti, Co形成硅化物salicide31. 简单说明SAB工艺的流层中要注意哪些？答：SAB光刻后photo,刻蚀后etch的图案特别是小块区域JI,N+N +P-Well3233o3435363738。要确定有完整的包覆block住必需被包覆block 的地方。CO Sailcide有RPO保护的地方 不会形成 Salicideremain oxide 残留氧化层的厚度。何谓硅化物sali

14、cide?答：Si与Ti或Co形成TiSix或CoSix, 一般来说是用来降低接触电阻 值Rs, Rc。硅化物salicide的形成步骤主要可分为哪些？答：Co或Ti+TiN的沉积； 第一次RTA 快速热处理来形成 Salicide。 将未反响的CoTi以化学酸去除。 第二次RTA 用来形成Ti的晶相转化，降低其阻值MOS器件的主要特性是什幺？答：它主要是通过栅极电压Vg来控制源，漏极S/D之间电流，实现其 开关特性。我们一般用哪些参数来评价 device的特性？答：主要有 Idsat、loff、Vt、Vbkbreakdown、Rs、Rc； 般要求 Idsat、 Vbk breakdown值尽

15、量大，Ioff、Rc尽量小，Vt、Rs尽量接近设计 值什幺是Idsat?Idsat代表什幺意义？答：饱和电流。也就是在栅压Vg一定时，源/漏Source/Drain之间流动的 最大电流.在工艺制作过程中哪些工艺可以影响到Idsat?答：Poly CD多晶硅尺寸、Gate oxide Thk栅氧化层厚度、AA有源区 宽度、Vt imp.条件、LDD imp.条件、N+/P+ imp.条件。什幺是Vt? Vt代表什幺意义？答：阈值电压Threshold Voltage ，就是产生强反转所需的最小电压。当 栅极电压VgVt时,MOS处于关的状态，而 Vg=Vt时，源/漏之间 便产生导电沟道，MOS处

16、于开的状态。39. 在工艺制作过程中哪些工艺可以影响到Vt?答：Poly CD、Gate oxide Thk.栅氧化层厚度、AA有源区宽度及Vt imp. 条件。40. 什幺是loff? Ioff小有什幺好处答：关态电流，Vg=0时的源、漏级之间的电流，一般要求此电流值越小越 好o Ioff越小，表示栅极的控制能力愈好，可以防止不必要的漏电流省 电o41. 什幺是 device breakdown voltage?答：指崩溃电压击穿电压，在Vg=Vs=0时，Vd所能承受的最大电压， 当Vd大于此电压时，源、漏之间形成导电沟道而不受栅压的影响。 在器件越做越小的情况下，这种情形会将会越来越严重。

17、42. 何谓ILD? IMD? 其目的为何？答：ILD ： In ter Layer Dielectric,是用来做 device 与第一层 metal 的 隔离isolation ，而 IMD : In ter Metal Dielectric ，是用来做 metal 与 metal的隔离isolation.要注意ILD及IMD在CMP后的厚度控制。IMDMetal-11 VlASqPASSIVATIONINTERCONNECTSDEVICES43. 一般介电层ILD的形成由那些层次组成？答：SiON层沉积用来防止上层B,P渗入器件; BPSG 掺有硼、磷的硅玻璃层沉积； PETEOS 等离

18、子体增强正硅酸乙脂层沉积；最后再经ILD Oxide CMPSiO 2的化学机械研磨来做平坦化44. 一般介电层IMD的形成由那些层次组成？ 答：SRO层沉积用来防止上层的氟离子往下渗入器件; HDP-FSG 掺有氟离子的硅玻璃层沉积； PE-FSG 等离子体增强，掺有氟离子的硅玻璃层沉积；使用FSG的目的是用来降低dielectric k值，减低金属层间的寄生电容 最后再经IMD Oxide CMPSiO 2的化学机械研磨来做平坦化。45. 简单说明 ContactCT 的形成步骤有那些 ? 答： Contact 是指器件与金属线连接局部，分布在 poly 、AA 上。 Contact 的

19、Photo 光刻； Contact 的 Etch 及光刻胶去除 ash & PR strip ； Glue layer 粘合层的沉积； CVD W 钨的沉积 W-CMP 。46. Glue layer 粘合层的沉积所处的位置、成分、薄膜沉积方法是什幺？ 答：因为 W 较难附着在 Salicide 上,所以必须先沉积只 Glue layer 再沉积 WGlue layer 是为了增强粘合性而参加的一层。主要在 salicide 与 WCT 、 WVIA 与 metal 之间, 其成分为 Ti 和 TiN, 分别采用 PVD 和 CVD 方 式制作。47. 为何各金属层之间的连接大多都是采用 CV

20、D 的 W-plug 钨插塞 ? 答：因为W有较低的电阻； W有较佳的step coverage阶梯覆盖能力。48. 一般金属层 metal layer 的形成工艺是采用哪种方式 ?大致可分为那些步骤 ? 答：PVD 物理气相淀积Metal film 沉积 光刻Photo及图形的形成； Metal film etch 及plasma等离子体清洗此步驺为连序工艺，在同一个机台内完成，其目的在防止金属腐蚀 Solvent 光刻胶去除。49. Top metal 和 inter metal 的厚度，线宽有何不同 ?答： Top metal 通常要比 inter metal 厚得多， 0.18um 工

21、艺中 inter metal 为 4KA, 而top metal要8KA.主要是因为top metal直接与外部电路相接，所承受 负载较大。一般 top metal 的线宽也比 inter metal 宽些。在量测 Contact /Via 是指 metal 与 metal 之间的连接的接触窗开的好不好50.时, 我们是利用什幺电性参数来得知的 ? 答：通过 Contact 或 Via 的 Rc 值， Rc 值越高，代表接触窗的电阻越大 , 一 般来说我们希望 Rc 是越小越好的。50. 什幺是Rc? Rc代表什幺意义？答：接触窗电阻，具体指金属和半导体con tact或金属和金属via，在相

22、 接触时在节处所形成的电阻，一般要求此电阻越小越好。51. 影响 Contact (CT) Rc 的主要原因可能有哪些 ?答：ILD CMP的厚度是否异常； CT 的 CD 大小； CT的刻蚀过程是否正常； 接触底材的质量或浓度(Salicide, non-salicide); CT的glue layer (粘合层)形成； CT 的 W-plug。52. 在量测 Poly/metal 导线的特性时 , 是利用什幺电性参数得知 ? 答：可由电性量测所得的 spacing & Rs 值来表现导线是否异常 。53. 什幺是spacing?如何量测？答：在电性测量中,给一条线 (poly or met

23、al) 加一定电压,测量与此线相邻但 不相交的另外一线的电流,此电流越小越好。当电流偏大时代表导线间 可能发生短路的现象。54. 什幺是 Rs?答：片电阻(单位面积、单位长度的电阻) ,用来量测导线的导电情况如何。 一般可以量测的为 AA(N+,P+), poly & metal.55. 影响 Rs 有那些工艺 ?答： 导线 line (AA, poly & metal )的尺寸大小。(CD=critical dimension) 导线 line(poly & metal )的厚度。 导线 line (AA, poly & metal) 的本身电导性。(在 AA, poly line 时可能为

24、注入离子的剂量有关)56. 一般护层的结构是由哪三层组成 ?答：HDP Oxide(高浓度等离子体二氧化硅) SRO Oxide (Silicon rich oxygen 富氧二氧化硅) SiN Oxide57. 护层的功能是什幺 ?答：使用 oxide 或 SiN 层, 用来保护下层的线路,以防止与外界的水汽、空气 相接触而造成电路损害。58. Alloy 的目的为何 ?答：Release各层间的stress (应力)，形成良好的层与层之间的接触面 降低层与层接触面之间的电阻。59. 工艺流程结束后有一步骤为 WAT,其目的为何？答： WAT(wafer acceptance test),

25、是在工艺流程结束后对芯片做的电性测量， 用来检验各段工艺流程是否符合标准。 (前段所讲电学参数 Idsat, Ioff, Vt, Vbk(breakdown), Rs, Rc 就是在此步骤完成)60. WAT 电性测试的主要工程有那些 ?答： 器件特性测试； Contact resistant (Rc) ； Sheet resistant (Rs) ； Break down test ； 电容测试； Isolation (spacing test) 。61. 什么是 WAT Watch 系统 ? 它有什么功能 ?答： Watch 系统提供 PIE 工程师一个工具 , 来针对不同 WAT 测试工

26、程 ,设置不同 的栏住产品及发出 Warning 警告标准 , 能使 PIE 工程师早期发现工艺上的问 题。62. 什么是 PCM SPEC?答：PCM (Process control monitor) SPEC 广义而言是指芯片制造过程中所有工艺 量测工程的规格 ,狭义而言那么是指 WAT 测试参数的规格。63. 当 WAT 量测到异常是要如何处理 ?答：查看WAT机台是否异常，假设有那么重测之 利用手动机台 Double confirm 检查产品是在工艺流程制作上是否有异常记录 切片检查64. 什么是 EN? EN 有何功能或用途 ?答：由 CE 发出,详记关于某一产品的相关信息 (包括

27、 Technology ID, Reticle and some split condition ETC.)或是客户要求的事项(包括HOLD, Split,Bank, Run to complete, Package.),根据 EN 提供信息我们才可以建立 Process flow 及处理此产品的相关动作。65. PIE 工程师每天来公司需要 Check 哪些工程 (开门五件事 )?答：Check MES系统，观察自己Lot情况 处理 in line hold lot.(defect, process, WAT) 分析汇总相关产品in line数据.(raw data & SPC) 分析汇总相

28、关产品CP test结果 参加晨会 , 汇报相关产品信息66. WAT 工程师每天来公司需要 Check 哪些工程 (开门五件事 )?答：检查WAT机台Status 检查及处理 WAT hold lot 检查前一天的 retest wafer 及量测是否有异常 是否有新产品要到 WAT 交接事项67. BR 工程师每天来公司需要 Check 哪些工程 (开门五件事 )?答： Pass down Review urgent case status Check MES issues which reported by module and line Review documentation Rev

29、iew task status68. ROM是什幺的缩写？答：ROM: Read only memory 唯读存储器读写功能特性耗电速度组成DRAM具有读写功用随机存取记忆体(Ra ndom access memory)电力消失后更不存在 已记忆的资料处理速度较SRAM慢一个电晶体 一个电容SRAM具有读写功用随机存取记忆体(Ra ndom access memory)电力消失后更不存在 已记忆的资料处理速度最快一般是6个电晶体EPROM具有读写功用只读记忆体(Read only memory)电力消失后仍然存在 已记忆的资料ROM只能读不能写只读记忆体(Read only memory)电力

30、消失后仍然存在 已记忆的资料69. 何谓 YE?答： Yield Enhancement 良率改善70. YE 在 FAB 中所扮演的角色？ 答：针对工艺中产生缺陷的成因进行追踪，数据收集与分析，改善评估等工作。 进而与相关工程部门工程师合作提出改善方案并作效果评估。71. YE 工程师的主要任务？答：降低突发性异常状况。(Excursion reduction) 改善常态性缺陷状况。 (Base line defect improvement)72. 如何 reduce excursion?答：有效监控各生产机台及工艺上的缺陷现况 , defect level 异常升高时迅速予以 查明，并协

31、助异常排除与防止再发。73. 如何 improve base line defect?答：藉由分析产品失效或线上缺陷监控等资料，而开掘重点改善目标。持续不断 推动机台与工艺缺陷改善活动， 降低 defect level 使产品良率于稳定中不断提 升74. YE 工程师的主要工作内容？答：负责生产过程中异常缺陷事故的追查分析及改善工作的调查与推动。 评估并建立各项缺陷监控 (monitor) 与分析系统。 开发并建立有效率的缺陷工程系统，提升缺陷分析与改善的能力。 协助 module 建立 off-line defect monitor system, 以有效反响生产机台状况。75. 何谓 De

32、fect?答： Wafer 上存在的有形污染与不完美，包括 Wafer 上的物理性异物(如：微尘，工艺残留物，不正常反响生成物) 。 化学性污染(如：残留化学药品，有机溶剂) 。 图案缺陷(如： Photo 或 etch 造成的异常成象，机械性刮伤变形，厚度不均匀造成的颜色异常) 。 Wafer 本身或制造过程中引起的晶格缺陷。76. Defect 的来源？答： 素材本身：包括wafer,气体，纯水，化学药品。 外在环境：包含洁净室，传送系统与程序。 操作人员：包含无尘衣，手套。 设备零件老化与制程反响中所产生的副生成物。77. Defect 的种类依掉落位置区分可分为 ?答： Random

33、defect : defect分布很散乱 cluster defect : defect 集中在某一区域 Repeating defect : defect 重复出现在同一区域78. 依对良率的影响 Defect 可分为 ?答： Killer defect =对良率有影响 Non-Killer defect = 不会对良率造成影响 Nuisanee defect =因颜色异常或film grain 造成的defect,对良率亦无影响79. YE 一般的工作流程 ?答： Inspection tool 扫描 wafer 将 defect data 传至 YMS 检查 defect 增加数是否超出

34、规格 假设超出规格那么将 wafer 送到 review station review 确认 defect 来源并通知相关单位一同解决80. YE 是利用何种方法找出缺陷 (defect)?答：缺陷扫描机 (defect inspection tool)以图像比对的方式来找出defect.并产出defect result file.81. Defect result file 包含那些信息 ?答：Defect大小 位置 ,坐标 Defect map82. Defect Inspection tool 有哪些型式？答： Bright field & Dark Field83. 何谓 Bright

35、 field?答：接收反射光讯号的缺陷扫描机84. 何谓 Dark field?答：接收散射光讯号的缺陷扫描机85. Bright field 与 Dark field 何者扫描速度较快 ?答： Dark field86. Bright field 与 Dark field 何者灵敏度较好 ?答： Bright fieldBright fieldDark fieldLight sourcevisibleUV and visibleLaser (532nm,2W)Laser(488nm,75mW)光源入射角度normal(直射)no rmalno rmaloblique(斜射)WPH(每小时产出数量)23pcs23pcs17pcs(5X)14pcs(5um)sca n layerL/S layer,CMPfilm depositio n, CMP优缺点Throughput 慢Sensitivity 好价格高Throughput 快Sensitivity 较差价格低