第八章 ARM7学习板核心模块的设计

1、嵌入式微处理器系统及应用嵌入式微处理器系统及应用第八章第八章 ARM7ARM7学习板核心模块的设计学习板核心模块的设计主要内容主要内容 微处理器部分的设计微处理器部分的设计 SDRAMSDRAM部分的设计部分的设计 BOOT FLASHBOOT FLASH部分的设计部分的设计8.1 微处理器部分的设计微处理器部分的设计 设计要点设计要点 微处理器总线接口设计微处理器总线接口设计 微处理器时钟电路设计微处理器时钟电路设计 微处理器复位电路设计微处理器复位电路设计 微处理器微处理器JTAGJTAG调试接口电路设计调试接口电路设计 微处理器特殊引脚配置电路设计微处理器特殊引脚配置电路设计 微处理器电

2、源引脚退耦电路设计微处理器电源引脚退耦电路设计8.1.1设计要点设计要点 高速的周期性信号：高速的周期性信号： 32位嵌入式微处理器中的很多信号都是周期性的高速率信号，在设计中要考虑到信号的完整性，这对于提高系统的整体稳定性有很大的作用。信号完整性设计有多种方法，最简单的方法就是在信号线中串接阻尼电阻。 时钟频率信号：时钟频率信号： 随着嵌入式微处理器工作的频率越来越高，其外部提供的时钟信号频率相应的也越来越高。在设计中不仅要考虑信号完整性的问题，还要保证时钟信号的正常起振，减少其他信号对时钟信号的干扰。8.1.1 设计要点设计要点 电源供电引脚：电源供电引脚： 基本的处理方法是在每个电源引脚

3、上都对地并联一个0.01uf0.1uf的滤波退耦电容，以保证供电引脚上的电源纹波尽可能地小，使芯片工作稳定。如果芯片上同时集成了模拟电路和数字电路，那么对于这两个部分电路的供电还需要做进一步的电源滤波处理，比较简单的就是加上型滤波或者RC滤波电路。 特殊配置信号：特殊配置信号： 在高端的32位微处理器芯片中，往往集成了大量的扩展功能，有些功能在芯片上电的时候就需要选择其初始工作状态。在芯片中往往提供了一些上电初始配置引脚，来选择芯片的初始工作状态。在设计的时候，要正确设置这些引脚，以免当最后的实物做好之后，系统硬件不能正常工作。8.1.2微处理器总线接口设计微处理器总线接口设计 一般来讲，如果

4、在最终的PCB走线上，总线走线很短，并且PCB有独立的铺地层，那么总线不用考虑阻抗匹配。 否则，在设计的时候最好要注意阻抗匹配，其最简单的方法莫过于在每一个总线信号上串接一个阻尼电阻用来进行阻抗匹配。 总线匹配电阻一般设计成50欧姆或者60欧姆。8.1.3微处理器时钟电路设计微处理器时钟电路设计 时钟信号时钟信号 分为有源晶振和无源晶振。 有源晶振稳定，价格高，需要提供工作电源。 无源晶振电路需要辅助器件，价格便宜，不需要额外提供工作电源电压。 图一为基本电路，图二在晶振的两个引脚之间加了一个并联电阻，可以提高系统上电的时候时钟信号的起震，电阻一般在1M以上。8.1.4微处理器复位电路设计微处

5、理器复位电路设计 保证系统上电后稳定工作。 在早期有很多阻容器件搭建的复位电路，主要原因是那时候芯片较贵，成本高；现在在系统设计中基本使用专用的服务芯片，能保证系统稳定可靠的服务。 在设计中，服务芯片的供电引脚要加退耦电容，以保证芯片的工作可靠。 在PCB设计中，要注意复位芯片不要离微处理器太远，以免复位信号受到干扰不稳定。8.1.4微处理器复位电路设计微处理器复位电路设计引脚号引脚号引脚名称引脚名称说明说明1GND地2RESET复位输出信号，复位时输出低电平3MR手动复位输入信号，低电平有效4VCC电源8.1.5微处理器微处理器JTAG调试接口电路设计调试接口电路设计 16/32位的ARM微

6、处理器都有一个JTAG调试接口，其目的是为了方便软件调试。其接口信号顺序有一定的标准，分为14引脚和20引脚两种。8.1.6微处理器特殊引脚配置电路设计微处理器特殊引脚配置电路设计 在微处理器中有一些特殊的引脚，其作用是对微处理器做一个上电复位设置：例如时钟源选择、总线宽度、微处理器时钟频率等。目前在很多ARM处理器中都有类似的配置引脚，在做硬件设计的时候要特别留意，从而使硬件能按照预想正常工作。引脚引脚功能设置功能设置说明说明D15内部系统时钟选择0 系统时钟由外部晶振信号提供1 系统时钟由内部的PLL提供该引脚内部有上拉电阻。D14大小端模式选择0 外部数据模式为大端模式1 外部数据模式为

7、小端模式该引脚内部有上拉电阻。D13:12 启动程序存储器的数据总线宽度选择这2个引脚的设置有四种组合：00 数据总线宽度为8位01 数据总线宽度为16位10 数据总线宽度为32位11 保留该组引脚内部有上拉电阻。8.1.6微处理器特殊引脚配置电路设计微处理器特殊引脚配置电路设计 如图所示，电阻如图所示，电阻R1R1、R2R2表示不表示不需要焊接，电阻需要焊接，电阻R27R27把数据线把数据线下拉为低电平。由上表可以分下拉为低电平。由上表可以分析出在本例中，微处理器的启析出在本例中，微处理器的启动模式设置为：动模式设置为： 1）系统时钟由PLL提供； 2）外部数据模式为小端模式； 3）程序存储

8、器的数据总线宽度为16位。8.1.7微处理器电源引脚退耦电路设计微处理器电源引脚退耦电路设计 作为高速器件的微处理器，每个电源引脚都要有一个0.01uF0.1uF的退耦电容，这是保证微处理器稳定工作的一个基本条件。主要内容主要内容 微处理器部分的设计微处理器部分的设计 SDRAMSDRAM部分的设计部分的设计 BOOT FLASHBOOT FLASH部分的设计部分的设计8.2.1设计要点设计要点 选择选择SDRAMSDRAM器件型号，要注意以下几点：器件型号，要注意以下几点： 总线宽度：一般来讲SDRAM的总线宽度为8、16、32位总线宽度，要根据微处理器的设计需求来选择 器件容量：选择器件容

9、量有两方面考虑 系统设计要求满足的最小容量 微处理器一个bank支持的最大容量 总线速度：不同的微处理器支持的最大总线读写速度不一样，一般来说，总线速度越快，读写处理数据的能力就相对越强，也更能发挥出微处理器的性能8.2.1设计要点设计要点 SDRAMSDRAM的总线连接方式的总线连接方式 地址线的连接 SDRAM的从A0开始的地址线配合好微处理器A0、A1或者A2地址线，具体要根据设计的SDRAM数据总线宽度以及微处理器总线控制特性来决定，举例如下： 有微处理器的地址总线随着BANK片选设置宽度而自动调整起始地址，而有的微处理器地址总线是固定不变的。W90P710微处理器属于前种，现在假设另

10、一种微处理器，其地址为固定的模式。 例如：系统中设计SDRAM数据总线宽度使用16位，选择的SDRAM芯片数据总线宽度也为16位，这时候SDRAM的A0地址线要连接到微处理器的A1地址线上，SDRAM的A1要连接到微处理器的A2地址线上，以此类推，如此才能正常进行地址寻址。因为微处理器的A0地址译码的范围为8位字节数据，而A1地址译码的范围才是16位半字数据。8.2.1设计要点设计要点 数据线的连接 设计要求和芯片型号要对应，例如系统需要设计成32位数据宽度，而单片SDRAM只有16位宽度，那么就需要使用两片并联，其中一片的数据线接到微处理器的D15:0，另一片接到微处理器的D31:16 控制

11、线的连接 控制线的连接一般只需要微处理器和SDRAM芯片引脚一一对应即可。 注意退耦电容的使用。注意退耦电容的使用。 SDRAM作为高速器件，每个电源引脚都要用一个0.010.1uF的电容进行滤波，这是所有高速器件都最好遵守的设计规则。8.2.2 原理图原理图微处理器端的微处理器端的SDRAM 连接信号连接信号8.2.2 原理图原理图SDRAM端的信号引脚设计端的信号引脚设计主要内容主要内容 微处理器部分的设计微处理器部分的设计 SDRAMSDRAM部分的设计部分的设计 BOOT FLASHBOOT FLASH部分的设计部分的设计8.3.1 设计要点设计要点 系统的数据总线宽度系统的数据总线宽度 一般来讲，FLASH存储芯片的数据总线宽度有8位和16位两种。其原理与SDRAM部分描述相近，细体会之。 要注意芯片工作电压。要注意芯片工作电压。 一般来讲，目前FLASH的工作电压有5V,3V，2.5V，1.8V等几种类型，要根据系统的设计情况正确选择芯片的工作电压，以使之能正常工作。8.3.2 原理图及分析原理图及分析 选择合适的