正弦信号发生器设计

1、山西煤炭职业技术学院毕业设计 毕业设计（论文） 标 题： 正弦信号发生器设计 学生姓名： XXX 系 部： 计算机信息系 专 业： 电子信息工程技术 班 级： 电子331002 学 号： 4233100218 指导教师： XX 山西煤炭职业技术学院 2013年06月03日38摘 要在21世纪的今天，信号发生器已经广泛地应用于雷达应用，通信系统的仿真与测试等国防、科研和工业领域。而随着社会的不断进步和科研的不断深入，对信号发生器的波形可编程性、波形的精度与稳定性等性能提出了更高的要求。基于DSP的信号发生器正是以其编程的高度灵活性，波形的高精度与高稳定性等特点而脱颖而出，具有极大的应用价值和广泛

2、的应用前景。该信号发生器主要由TMS320C5402和AT89S51两大部分组成。在DSP芯片上完成对波形的编程，在单片机上完成控制显示等功能，充分发挥芯片各自的优势。该信号发生器的硬件设计中TMS3205410和AT89S51采用主机接口HPI进行通信，DSP接受来自单片机的命令，根据频率控制字得到相位累加器的累加值，最后将相位累加器的结果高16位送地址线，到ROM表中取得正弦波的离散值，送到D/A转换器进行数模转换，得到所需要波形。该信号发生器的软件编程主要采用模块化的设计思想，把程序细化成易于实现的小模块。编程的语言主要采用执行效率高的汇编语言，C语言和汇编语言混合使用的方式灵活的编写程

3、序。通过软硬件的联合调试最终产生正弦波，并成功的实现了其波形频率的可调性。 关键字：信号发生器，TMS320C5410,AT89S51,主机接口HPI目 录1绪 论11.1 信号发生器简介21.2 DDS的背景和意义32 系统原理分析42.1 正弦波的产生方法42.2 频率合成技术分析52.3 正弦波振荡器3 高速微处理器83.1采用高速的微处理芯片的解决方案83.2 采用高速微处理器的DDS的设计103.3 DDS关键技术设计114 硬件设计134.1 芯片简介134.2 整体电路设计135 信号发生器的软件设计195.1 软件总体设计195.2 单片机控制部分程序设计195.3 DSP和单

4、片机的主机接口程序设计206 系统性能测试及总结246.1 测试结果246.2 测试结果误差分析25参 考 文 献27致 谢301绪 论1.1 信号发生器简介信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。凡是产生测试信号的仪器，统称为信号源，也称为信号发生器，它用于产生被测电路所需特定参数的电测试信号。1.1.1 国内外研究现状19世纪80年代以前，信号发生器全部属于模拟方式，借助电阻电容，电感电容、谐振腔、同轴线作为振荡回路产生正弦或其它函数波形。频率的变动由机械驱动可变元件，如电容器或谐振腔来完成，往往调节范围受到限制，因而划分为音频、高频、超高频、射频和微波等信号发

5、生器。随着无线电应用领域的扩展，针对广播、电视、雷达、通信的专用信号发生器亦获得发展，表现在载波调制方式的多样化，从调幅、调频、调相到脉冲调制。1980年以后，数字技术日益成熟，信号发生器绝大部分不再使用机械驱动而采用数字电路，从一个频率基准由数字合成电路产生可变频率信号。调制方式更加复杂，出现同相/正交调制至宽频数字调制。数字合成技术使信号发生器变为非常轻便、覆盖频率范围宽、输出动态范围大、容易编程、适用性强和使用方便的激励源。目前，常用的信号发生器绝大部分由模拟电路或数字电路构成，体积和功耗都很大，价格也比较贵，已经无法满足高精度高稳定性能信号发生器的要求。随着微电子技术和计算机技术的发展

6、，以DSP微处理器及 DSP软硬件开发系统(例如集成开发环境CCS)及配套产品为内容已形成了庞大并极具前途的高新技术产业，而可编程逻辑器件、SOPC等新技术的应用迅速渗透到电子、信息、通信等领域，这些为新型高性能高精度信号发生器的设计提供了可能，其中一种最有前途的技术就是直接数字频率合成技术。1.1.2 信号发生器的分类信号源有很多种分类方法，其中一种方法可分为混和信号源和逻辑信号源两种。其中混和信号源主要输出模拟波形，逻辑信号源输出数字波形。混和信号源又可分为函数信号发生器和任意波形/函数发生器，其中函数信号发生器输出标准波形，如正弦波、方波等，任意波/函数发生器输出用户自定义的任意波形；另

7、外，信号源还可以按照输出信号的类型分类，如射频信号发生器、扫描信号发生器、频率合成器、噪声信号发生器、脉冲信号发生器等等。信号源也可以按照使用频段分类，不同频段的信号源对应不同应用领域。（1）函数信号发生器函数发生器是使用最广的通用信号源，提供正弦波、锯齿波、方波、脉冲波等波形，有的还同时具有调制和扫描功能。函数波形发生器在设计上分为模拟和数字合成式。众所周知，数字合成式函数信号源（DDS）无论就频率、幅度乃至信号的信噪比（S/N）均优于模拟式，其锁相环（PLL）的设计让输出信号不仅是频率精准，而且相位抖动（phase Jitter）及频率漂移均能达到相当稳定的状态，但数字式信号源中，数字电路

8、与模拟电路之间的干扰始终难以有效克服，也造成在小信号的输出上不如模拟式的函数信号发生器，如今市场上的大部分函数信号发生器均为DDS信号源。（2）任意信号发生器任意波形发生器，是一种特殊的信号源，不仅具有一般信号源波形生成能力，而且可以仿真实际电路测试中需要的任意波形。由于任意波形发生往往依赖计算机通讯输出波形数据，在计算机传输中，通过专用的波形编辑软件生成波形，有利于扩充仪器的能力，和更进一步的仿真实验。另外，内置一定数量的非易失性存储器，随机存取编辑波形，有利于参考对比，或通过随机接口通讯传输到计算机作更进一步分析与处理。有些任意波形发生器有波形下载功能，在作一些麻烦费用高或风险性大的实验时

9、，通过数字示波器等仪器把波形实时记录下来，然后通过计算机接口传输到信号源，直接下载到设计电路，更进一步实验验证。1.2 DDS的背景和意义频率合成技术迄今已经历了三代：直接频率合成技术、锁相环频率合成技术、直接数字式频率合成技术。直接数字式频率合成(Direct Digital Frequency Synthesis，DDFS或DDS)是第三代频率合成技术的标志，他的主要特点是计算机参与频率合成，既可以用软件来实现，也可以用硬件来实现，或二者结合。 1971年，美国学者J.Tierney等人撰写的“A Digital Frequency Synthesizer”-文首次提出了以全数字技术，从相

10、位概念出发直接合成所需波形的一种新给 成原理。限于当时的技术和器件产，它的性能指标尚不能与已有的技术相比，故未受到重视。近1年间，随着微电子技术的迅速发展，直接数字频率合成器（Direct Digital Frequency Synthesis简称DDS或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。DDS在相对带宽、频率转换时间、高分辨率、相位连续性、正交输出以及集成化等一系列

11、性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。（1）输出频率相对带宽较宽输出频率带宽为50%fs（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号误差的抑制，实际的输出频率带宽仍能达到40%fs。（2）频率转换时间短DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率时间等于频率控制字的传输，也就是一个时钟周期的时间。时钟频率越高，转换时间越短（3）频率分辨率极高若时钟fs的频率不变，DDS的频率分辨率就是则

12、相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1mHz甚至更小。（4）相位变化连续改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。2 系统原理分析2.1 正弦波的产生方法 通常产生正弦波有两种方法，它们分别为泰勒级数法和查表法。2.1.1 泰勒级数法 查表法是通过查表的方式来实现正弦波，主要用于对精度要求不很高的场合。 泰勒级数展开法是根据泰勒展开式进行计算来实现正弦信号，它能精确地计算出一个角度的正弦和余弦值，且

13、只需要较小的存储空间，但因其运算量较大, 所以适用于对速度要求不严格的场合。 一个角度为的正弦和余弦函数,都可以展开成泰勒级数,取其前五项进行近似: （2-1） （2-2） 递推公式： sin(nx) = 2cos(x)sin(n-1)x-sin(n-2)x （2-3） cos(nx) = 2cos(x)sin(n-1)x-cos(n-2)x （2-4）由递推公式可以看出，在计算正弦和余弦值时,需要已知cos(x)、sin(n-1)x、sin(n-2)x和cos(n-2)x。式中x为的弦度值，x=2f/fs，其中f是要发生的信号频率，fs是采样频率。 正弦波可以看成是无数个点组成的，这些点与x

14、轴的每个角度值对应，通过给x赋不同的值就得到每一点的正弦波幅度值。2.1.2 查表法 正弦波是一个周期信号，因此相隔一个周期的角度值最后得到的波形幅度值是一样的。同时在数字电路中正弦波可以看成是无数个点组成的，这些点连接成一条曲线就是我们平时看到的正弦波。每个点与x轴的每个角度值对应，通过给x赋不同的值就得到每一点的正弦波幅度值。 查表法的基本思想是预先在一片存储空间里存储一个正弦波的离散信号，存储的点数需要根据设计要求而定，需要产生信号时，根据设定的频率字改变相位，由相位值转化为对应的地址，得到相应的幅度值送至D/A转换器进行转换，得到模拟正弦波。 查表法的优点是可以不需要进行计算就可以得到

15、相应的数据，合成正弦波的速度极快，适合于对实时性要求非常严格的场合。它的缺点是需要很大的存储空间来存储波形数据，对波形的精确度越高，需要存储的点数就越多，所消耗的存储空间就越大。本文所设计的信号源是基于DSP芯片的，由于DSP具有高速运算性能，倘若采用泰勒级数展开法得到正弦信号，那么将耗费很多的时间在计算上，得不到高精度的信号源，因此本文采用查表法来设计信号源，充分利用DSP的高速性能，通过查表法极快地合成所需要的信号。2.2 频率合成技术分析 频率合成技术迄今已经历了三代：直接频率合成技术、锁相环频率合成技术、直接数字式频率合成技术。直接数字式频率合成(Direct Digital Freq

16、uency Synthesis，DDFS或DDS)是第三代频率合成技术的标志，他的主要特点是计算机参与频率合成，既可以用软件来实现，也可以用硬件来实现，或二者结合。2.2.1 几种主要频率合成技术的比较 （1） 直接模拟频率合成技术：相干合成方法是用一个晶体参考频率源，然后经过分频、混频和倍频来得到各种频率信号，输出频率的稳定度和精度与参考频率相同；非相干合成方法是用多个晶体参考频率源，然后把这些参考频率信号经过加减乘除来得到各种频率信号。直接模拟频率合成技术简单易行、频率转换时间短、相位噪音低，但因采用了大量的分频、混频、倍频和滤波等模拟元件，使合成器的体积大、易产生误差分量、元件的非线性难

17、以得到抑制。（2）基于锁相环（PLL）的频率合成技术：锁相环主要由鉴相器、低通滤波器和压控振荡器组成；鉴相器通过比较压控振荡器的输出信号和参考信号而产生相位控制信号，再经过低通滤波器后就直接去控制压控振荡器的输出，然后采用频率选择开关通过改变分频比来控制压控振荡器的输出信号频率。若在锁相环中插入数字分频器和数字鉴相器，即成为数字锁相环；数字锁相频率合成技术是目前的主流技术。因为锁相环相当于窄带跟踪滤波器，所以PLL频率合成技术能够很好选择频率、抑制误差分量和大量使用滤波器，有利于集成化,而且频率的长期和短期稳定性都很好。但是PLL有惰性，频率分辨率和频率转换时间相互矛盾；频率转换时间较长；压控

18、振荡器引起的噪音也较大。 （3）DDS（直接数字合成）技术：采用数字化技术，通过控制相位的变化速度来直接产生各种频率的信号。在带宽、频率分辨率、频率转换时间、相位连续性（相位变化连续）、调制输出（对输出信号易实现多种调制）和集成化等方面，都远远超过传统的频率合成技术。但是DDS技术把幅度和相位信息也都用数字量表示，故将会产生量化精度和量化噪音，从而造成输出信号的幅度失真和相位失真，使得DDS的输出信号误差较大（误差频率多）；同时DDS的输出信号频带有限（为了有效分开输出频率和镜像频率，最高频率应该1（略大于）结果产生增幅震荡 震荡条件是 =1 幅度平衡条件 | |=1 相位平衡条件 jAF =

19、 jA+jF = 2np 正弦波振荡电路的组成判断及分类：（1） 放大电路：保证电路能够有从起振到动态平衡的过程，电路获得一定幅值的输出值，实现自由控制。（2） 选频网络：确定电路的振荡频率，是电路产生单一频率的振荡，即保证电路产生正弦波振荡。（3） 正反馈网络：引入正反馈，使放大电路的输入信号等于其反馈信号。（4） 稳幅环节：也就是非线性环节，作用是输出信号幅值稳定。 判断电路是否振荡。方法是：（1）是否满足相位条件，即电路是否是正反馈，只有满足相位条件才可能产生振荡 （2）放大电路的结构是否合理，有无放大能力，静态工作是否合适； （3） 是否满足幅度条件正弦波振荡电路检验，若： (1) 则

20、不可能振荡； (2) 振荡，但输出波形明显失真； (3) 产生振荡。振荡稳定后。此种情况起振容易，振荡稳定，输出波形的失真小 分类： 按选频网络的元件类型，把正先振荡电路分为：RC正弦波振荡电路；LC正弦波振荡电路；石英晶体正弦波振荡电路。RC正弦波振荡电路 常见的RC正弦波振荡电路是RC串并联式正弦波振荡电路，它又被称为文氏桥正弦波振荡电路。 串并联网络在此作为选频和反馈网络。它的电路图如图（1）所示： 它的起振条件为： 。它的振荡频率为： 它主要用于低频振荡。要想产生更高频率的正弦信号，一般采用LC正弦波振荡电路。它的振荡频率为： 。石英振荡器的特点是其振荡频率特别稳定，它常用于振荡频率高

21、度稳定的的场合。 图（1）正弦波发生电路的设计本电路中采用RC桥式正弦波振荡电路产生正弦波，其电路图如下所示RC桥式正弦振荡电路该电路Rf回路串联两个并联的二极管，如上图所示串联了两个并联的1BH62，这样利用电流增大时二极管动态电阻减小、电流减小时动态电阻增大的特点，加入非线性环节，从而使输出电压稳定。此时输出电压系数为 Au=1+(Rf+rd)/R1 RC振荡的频率为：f0=1/(2RC) 该电路中R=51K C=10nF f0=1/(2*3.14*51000*10-8)312Hz T=1/f0=1/312=3.2*10-3S=3.2ms2.3.2振荡器- 扭环形计数器-逻辑模拟开关-加法

22、器-滤波器-正弦波为了产生正弦波，必须在放大电路里加入正反馈，因此放大电路和正反馈网络是振荡电路的最主要部分。但是，这样两部分构成的振荡器一般得不到正弦波，这是由于很难控制正反馈的量。如果正反馈量大，则增幅，输出幅度越来越大，最后由三极管的非线性限幅，这必然产生非线性失真。反之，如果正反馈量不足，则减幅，可能停振，为此振荡电路要有一个稳幅电路。为了获得单一频率的正弦波输出，应该有选频网络，选频网络往往和正反馈网络或放大电路合而为一。选频网络由R、C和L、C等电抗性元件组成。正弦波振荡器的名称一般由选频网络来命名。正弦波发生电路的组成。1 振荡器 把3脚的输出线接示波器的正端，8脚的输出线接+5

23、V电源，1脚接地，当示波器上出现方波则达到要求。2 扭环形计数器 将4069的7脚接地，1脚接实验箱上的输入端，14脚接+5V电源，2脚接输出端，测试时，如果一脚打低电平输出端灯亮，打高电平灯不亮则符合要求，然后把两个74LS194的8脚和10脚接地，1脚和16脚接+5V，示波器正端接第一个74LS194的输出端12，13，14，15脚和第二个74LS194的输出端15，14脚，能分别调出方波则符合要求。3 逻辑模拟开关 将两个CD4053的16脚接+5V，2，5，6，12脚接地，示波器分别接输出端4，14，15脚，能分别调出方波则符合要求。4 加法器 把加法器的4脚接-12V，3脚接地，7脚

24、接+12V，示波器的正端接6脚，当测出输出六个逐渐向上的方波和六个逐渐向下的方波则符合要求。5滤波器 将741的4脚接-12V，7脚接+12V ，300欧电阻接+5V，稳压管正端接地，用万用表测出稳压管两端电压，是+3V则满足.2、单元电路设计与分析（详细介绍各单元电路的选择、设计及工作原理分析、仿真，并介绍有关参数的计算及元器件参数的选择等，要求有原理图和波形图。） 1.振荡器下图是由555定时器构成的多弦振荡器，其外观及引脚是以下是各引脚的功能：1脚：接电源负端VSS或接地，一般情况下接地。VCC的范围为3 18V。一般是5V。2脚：低触发端3脚：输出端Vo4脚：是直接清零端。当端接低电平

25、，则时基电路不工作，此时不论TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当6脚：TH高触发端7脚：放电端。接放电管集电极。该端不用时，串入一只0.01F电容接地，以防引入8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 16V，CMOS型时基电图中的555内部电路方框, 含有一个基本RS触发器，两个电压比较器，一个放电开关管T，三只5k的电阻器构成的分压器提供比较器的参考电压。它们分别使高电平比较器A1的同相输入端和低电平比较器A2的反相输入端的参考电平为2/3Vcc和1/3Vcc。当输入信号自6

26、脚，即高电平触发器输入并超出参考电平2/3Vcc时，触发器复位，555的输出端3脚输出低电平，同时放电开关管导通；当信号自2脚输入并低于1/3Vcc时，触发器置位，555的3脚输出高电平，同时放电开关截止。A1与A2的输出端控制RS触发器状态和放电管开关状态。Rd是复位端，当Rd=0，555输出低电平。平时Rd端开路或接Vcc。2.扭环形计数器：扭环形计数器由两个集成移位寄存器74LS194构成,下图是其外观及引脚:集成移位寄存器74194由4个RS触发器及他们的输入控制电路组成。控制输入端S1、S0的状态组合可以完成4种控制功能，其中左移和右移两项是指串行输入，数据是分别从左移输入端Dsl和

27、右移输入端Dsr送入寄存器。Rd为异步清零输入端。下面的功能表中， 其第1行表示寄存器异步清零；第2行表示当Rd=1，CP=1（或0）时，寄存器处于原来状态；第3行表示为并行输入同步预置数；第4、5行为串行输入左移；第6、7行为串行输入右移；第8行为保持状态。 INPUNTS OUTPUTSCLEARMOODCLOCKSERIALPARALLELQA QB QC QDS1 S0LEFT RIGHTA B C DLHHHHHHH H HL HL HH LH LL L L H LH L a b c d L L L LQAO QBO QCO QDO a b c d H QAN QBN QCN L Q

28、AN QBN QCNQBN QCN QDN HQBN QCN QDN LQAO QBO QCO QDO74194作为扭环行计数器时，即从Q0Qn，Qn通过4069反向器接到Sr引脚，4069的外观及引脚如下：3.逻辑模拟开关4.加法器3 高速微处理器3.1 采用高速的微处理芯片的解决方案 在基于DDS原理的基础上，利用软件模拟出DDS专用芯片内部的各个硬件电路，同时利用微处理器的高速运算性能，同样可以达到专用的DDS芯片所产生的波形性能。同时采用这种方案可以弥补专用芯片的不足点。虽然有的专用DDS芯片的功能也比较多，但控制方式却是固定的，因此不一定是我们所需要的。本文说讨论设计的方案是基于DS

29、P的信号发生器的设计。它具有如下优点：(1) 速度快。由于TMS320VC5402DSP指令周期25/20/15/12.5/10ns，运算能力高达100 MIPS，此外，它内部还集成了维特比加速器，用于提高维特比编译码的速度，所以由它组成的信号发生器的波形生成速度快。(2) 波形精度高。由于TMS320VC5402DSP有优化的CPU结构，内部有1个40位算术逻辑单元，2个40位累加器，2个40 位加法器，1个1717的乘法器和1个40位的桶形移位器，有4条内部总线和2 个地址产生器，所以它能产生高精度的信号波形。(3) 功耗低。该信号发生器的组要部件TMS320C5402 可以在 3.3V或

30、 2.7V电压下工作，三个低功耗方式(IDLE1、IDLE2和IDLE3)可以节省DSP的功耗，从而降低信号发生器的功耗。 (4) 稳定性好。该信号发生器的主要部件都是大规模的集成芯片，性能稳定，从而产生的波形信号也稳定。(5)成本较低。利用DSP构成的信号发生器的大部分功能成本可以嵌入到DSP的软件中，而不是额外的硬件，大大的降低了成本和额外的开销。(6) 编程方便。DSP可以使用汇编语言，也可以使用C语言，在软件编程中的修改或升级都特别的方便。本系统设计方案正是基于采用高速的微处理芯片的解决方案。3.2 采用高速微处理器的DDS的设计3.2.1 频率预置和调节电路K被称为频率控制字，也叫相

31、位增量。DDS的方程为：f0=fc*k/2N，f0为输出频率，fc为时钟频率，当 K=1时，DDS的最低频率（也即分辨频率）为fc/2N，而DDS的最大输出频率由奈圭斯特采样频率决定，即为fc/2，也就是说K的最大值为2N-1。因此，只要N足够大，DDS可以得到很细的频率间隔。要改变DDS的输出频率，只要改变频率控制字即可。3.2.2 相位累加器的设计相位累加器由N位加法器和N位寄存器级联构成，每来一个时钟脉冲fc，加法器将频率控制字K与寄存器输出的累加相位数据相加，送至地址线进行数据输出，同时把相加后的数据送至寄存器的数据输入端，以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样，相

32、位累加器在时钟的作用下，进行相位累加。当相位累加器加满量时就会产生一次溢出，完成一个周期性的信号输出。相位累加器的工作速度直接影响到输出信号的最高频率，因此该模块的关键问题是如何提高相位累加器的工作速度，相位累加器一般可采用流水线编码方式来减少资源消耗。流水线编码方式一般用于位数较大，频率较高时数值相加，可以提高系统数据吞吐率，加快系统速度。为了获得尽可能高的频率分辨率，相位累加器的位数要尽可能宽，我们选用32位相位累加器。3.2.3 ROM 表的设计 用相位累加器输出的数据作为波形存储器的取样地址，进行波形的相位-幅值转换，即可在给定的时间上确定输出的波形的抽样幅值，N位的寻址ROM相当于把

33、0到360的正弦信号离散成具有2N个样值的序列，若波形ROM有D位数据位，则2N个样值的幅值固化在ROM中，按照地址的不同可以输出相应相位的正弦信号的幅值。相位幅度变换原理如下图所示。 ROM 波形存储器 相位累加器波形幅度量化序列 输出地址数据 图3.1 相位幅度变换原理图3.3 DDS关键技术设计 相位/幅度变换电路（ROM/RAM）是DDS系统设计的一个关键点，该部分是通过一个存放了正弦信号抽样点幅度编码的只读存储器ROM实现的，将输入的相位序列转换为正弦信号的幅度编码。每个地址对应正弦波一个相位点的幅度信息，把输入的地址信息映射成正弦波幅度的数字量信号，以驱动D/A转换电路。 由以上的

34、分析可以得知，输出信号的分辨率取决于时钟频率和相位寄存器的位数。若要提高系统的分辨率，需要增大相位累加器的位数或者减少参考时钟的频率，而累加器位数增大时会占用更多的资源，如果用累加器输出的所有位数在索引查找表，那查找表容量就会非常大，例如将累加器位数增为32位，则需要查找表有4G的数据单元，如此巨大的ROM表容量在实际中将难以实现。所以必须采取一定的措施改进。一般是将以下两种方法相结合使用。通常的做法是使用相位截断的办法来寻址，即将相位累加器的前几位用来作为查找表的地址线，舍去低几位。这个原理和PCM编码的原理是相似的。比如当相位累加器的值在0x45A00x45AF时，那么对应的幅度值都为同一

35、个值，这样在相位-幅度转换过程中，我们只需要相位累加器的前12位作为ROM的地址，后面的4位舍弃。当然这种办法会不可避免地引入一定的噪声，造成输出波形性能降低。为了提高相位分辨率，地址位宽应该尽可能宽，我们选用相位累加器的高16位作为地址。 方法二是将离散的正弦信号序列值进行压缩。由一个周期正弦信号可以看出，ROM并不惜要存储所有的离散值，而只需要存储1/4周期的波形数据。具体做法是将ROM表中SIN函数分为四个象限，其中相位累加器的高两位作为符号位来判定属于哪个象限。接下来的14位作为1/4正选值查找表的真正寻址位。本方案输出位宽选为16bit。这一部分的原理图如下所示。频率控制字相位累加器

36、相位控制字加法器求补波形存储器求补 32位 13位10位 MSG 13位11位 图3.2 离散信号压缩原理图4 硬件设计4.1 芯片简介 TMS320C54x是为实现低功耗、高性能而专门设计的定点DSP芯片，主要应用在无线通信等应用系统中。TMS320C54x系列DSP是TI公司在继TMS320C1x、TMS320C2x和TMS320C5x之后推出的新一代16位定点数字信号处理器。TMS320C54x的体系结构采用先进的哈佛结构，程序与数据分开存放，内部具有8条高速并行总线。片内集成有片外的存储器和片内的外设以及专门用途的硬件逻辑，并配备有功能强大的指令系统，使得芯片具有很高的处理速度和广泛的

37、应用适应性。再加上采用模块化的设计以及先进的集成电路技术，芯片的功耗小、成本低、自推出以来已广泛地应用于移动通信、数字无线电、计算机网络以及各种专门用途的实时嵌入式系统和仪器仪表中。 AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROMFalsh Programmable and Erasable Read Only Memory）的低电压、高性能CMOS 8位微处理器，俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器

38、，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 4.2 整体电路设计整个硬件电路用到了单片机控制模块，模数转换模块，数模转换模块，DSP处理器，显示和按键模块以及低通滤波器。模数转换器将外部的模拟信号转换成数字信号送入数字信号处理器进行处理，单片机控制模块主要完成显示和按键输入等一些简单的控制功能，理论上在本设计中仅仅依靠DSP就可以完成这些功能，但是考虑到DSP在运算方面的优势而让其尽量完成计算相关的工作，所以将控制功能转移到单片机上，这样也更方便整个硬件电路以后的扩展。DSP芯片主要完成DDS的波形合成工作，这是整个设计的核心部分，它接受来自单片机的控制命令，输出相应的波形。数模转

39、换将得到离散的数字序列转换成模拟波形，经过低通滤波器滤去二次谐波。整个硬件基本结构如下图所示。 TMS320C5402 处理器AT89S51单片机LPF数模转换键盘输 入 液晶显示图4.1 硬件基本结构框图4.2.1 DSP时钟电路设计 一般TMS320C54x芯片的时钟电路有两种。一种是利用芯片内部的振荡器电路与X1、X2/CLK引脚之间连接的一个晶体和两个电容组成并联谐振电路，如图4.2，它可以产生与外加晶体同频率的时钟信号。电容一般在030pf之间选择，它们可以对时钟频率起到微调的作用。另一种方法是采用封装好的晶体振荡器，将外部时钟源直接输入X2/CLK引脚，而将X1引脚悬空，如图4.3

40、。由于这种方法简单，一般系统设计都采用这种方案。晶振我们一般采用20M晶振。X2/CLK TMS320C5402 X1 X1TMS320C5402 X2/CLK 3 4（5v） 20pF2 1 图4.2 内部振荡器 图4.3 晶体振荡电路4.2.2 复位电路设计复位电路一般有两种，一种是RC复位电路，另一种是采用集成自动监控复位芯片电路。RC复位电路成本低，在一般情况下能够保证系统的正常复位，但其功耗大，可靠性差，当电源出现瞬态降落时，由于RC的相应速较慢，无法产生符合要求的复位脉冲，另外电阻和电容受环境温度的影响大，给设计也带来一些麻烦，所以很多场合都采用采用性能全、价格低、可靠性高的集成自

41、动监控复位芯片复位电路。但是本设计要求不高，所以只采用RC复位电路。 图4.4 复位电路图4.2.3 供电电源设计TMS320C5402芯片的电源电压有3.3V和1.8V两种，其中3.3V电压供I/O接口用，1.8V电源主要供器件内部使用。该片芯片的电流消耗主要取决于器件的运算负载能力，就是说如果器件处于全速运行的时候，那么其电流就达到该芯片的电流消耗的极大值，当处于等待状态时，电流消耗就很小，所以我们在编程的时候尽量让CPU处于等待状态或休眠状态，以降低功耗。电源的产生一般由5V电源电压产生3.3V、2.5V或1.8V，产生电源的芯片很多，如TI公司的TPS72x和TPS73x系列，这些芯片

42、又分为线性和开关两种，在设计时应根据实际的需要，如果系统对功耗要求不是很高的情况下，可以使用线性稳压器，它的使用方法简单，纹波电压小，对系统的干扰也小；而在系统对功耗要求较高的情况下，应该使用开关电源，因为开关电源的使用效率可以达到90%以上，但其纹波电压较大，使用它时一般要加滤波器。图4.5 供电电源电路图4.2.4 人机接口部分设计为了节省硬件资源，使电路变得简单，键盘输入部分采用外接44个软键盘，使用软件扫描的方式获得按键信息，因为按键需要去除抖动，这些都采用软件编程方式实现，因原理比较简单，在此不再赘述。液晶显示电路则采用12864型号的液晶显示器，12864是一种图形点阵液晶显示器,

43、它主要由行驱动器/列驱动器及12864全点阵液晶显示器组成。可完成可图形显示，也以显示84个(1616）点阵)汉字。液晶显示器和单片机的连接如下图所示。 图4.6 LCD与单片机连接4.2.6 5402和D/A的连接 D/A转换器采用TLV5619，它是基于并行12位单电源D/A转换器。器件在为低电平时被选中，可以实现12位数据的双缓冲和单缓冲两种方式。采用双缓冲方式时，输入数据在的上升沿寄存于输入寄存器，的低电平被锁存至DAC锁存器，并刷新DAC转换器，更新输出。为了实现数据的双缓冲，控制具有负载特性的DAC，必须在的上升沿呗驱动为低电平。采用单缓冲方式时，始终保持低电平，使DAC锁存器处于

44、直通方式，的上升沿锁存数据，并且刷新DAC转换器，更新输出结果。TLV5619与TMS320VC5402的连接方式如下所示。除了DSP和DAC芯片外，还需要一片74AC138作为电路的地址译码器。DAC采用单缓冲方式，占用DSP芯片的资源为0x0084H。 5402 A0 A1 A2 A7 R/D11-0A 74138BCG1 Y4G2G3 TLV5619D11-0 图4.8 5402和D/A的连接4.2.7 电路设计中注意的问题（1）电源与接地的处理印刷板上电路出现电磁干扰的问题，通常都是因为电源线和地线上的噪声电压，它不仅会造成电路工作不正常，还会产生较强的电磁辐射。为了减小这些干扰，处理

45、方法为：在印制电路板的电源输入端跨接一个1000uF电解电容，在电源和电源地之间放置一个0.1uF瓷片电容。地线与电源线加粗，尽量减小地线的阻抗，缩短走线长度等方法。对于多层板，往往专门设置一层地平面，但是多层板的成本较高，而采用在双面板上作地线网格的方法能获得几乎相同的效果。良好的接地对高频电路来讲甚为重要。为了减小地线电感，本印刷板设计中采用的是多点接地法，来尽量增大接地面积，接地线尽量短以减小电感。对于电路板上上下两层的空余面积，采取地网铺铜的形式，并在空处打几个孔使两层的地网保持电平一致。（2）数模混合电路与空余管脚的处理由于系统既有数字器件又有模拟器件，所以产生了很多数字信号和模拟信

46、号。混合信号电路PCB的设计很复杂，元器件的布局、布线以及电源和地线的处理将直接影响到电路性能和电磁兼容性能。因此在进行PCB设计时，在器件的布局上，遵循数字器件和模拟器件分开摆放，输出模拟信号线最短输出，输入模拟信号线最短输入，模拟器件的模拟地以最短距离到地的原则。数字集成电路的多余输入管脚闲置时处于悬空状态，从逻辑观点来看，与“1”的输入状态的逻辑关系是一样的，由于开路的输入端有很高的输入阻抗，因此容易受到外部的电磁干扰，所以应对器件的空余输入管脚采用处理措施以防止干扰。一种方法是将闲置的输入端与使用输入端并联，方法简单，但是增加了前级电路的输出负担；另外一种方法是将闲置的输入端通过电阻上

47、拉到VCC。第二种方法简单易行，因此在电路设计中对元器件空余的输入管脚均上拉到了高电平。（3）PCB中的其他抗干扰措施布线时，数据线，地址线和控制线尽量应该短，以减小对地的分布电容；而且其长短和走线方式尽量一致，以免造成各线阻抗差异过大，使信号达到终端时波形差异很大，形成非同步干扰。本板采用双面走线，所以两面的线应该尽量垂直，以防止总线间的电磁干扰。避免在高速器件下走线，以免把噪声耦合至器件内部。5 信号发生器的软件设计5.1 软件总体设计系统软件采用模块化设计的方法，它是把一个功能完整的较大的程序分解为若干个功能相对独立的较小的程序模块，对各个程序模块分别进行设计、编程和调试，最后把各个调试好的程序模块连成一个大的程序。模块化程序设计的优点是单个功能明确设计和调试比较方便、容易完成。一个模块可以为多个程序所享有。模块化编程的具体体现是把各个功能相对独立的模块作为子函数，主程序是一个不断循环检测的结构。当系统上电自检、初始化后，进入信号输出的模块，并且自动查询按键情况，以检测用户可能的输入指令，确定程序将要执行的功能。在本设计中，需要对单片机和DSP两个器件进行编程，分别完成各自不同的功能，同