手机PCB-布局及布线方案

1、手机 PCB LAYOUT目的：A. 是为 PCB 设计者提供必须遵循的规则和约定。B.提高PCB设计质量和设计效率。提高PCB 的可生产性、可测试、可维护性手机PCB设计最大的特点：集成度高，集成了 ABB DBB JPEG和PMU给 Layout 带来：“217HZ noise问题；电源，数字和模拟部分的相互干扰问题；更复杂的EMI/EMC问题；第一节：设计任务受理A PCB 设计申请流程 当硬件项目人员需要进行 PCB 设计时，须在 PCB 设计投板申请表中提出投板 申请，并经其项目经理和计划处批准后，流程状态到达指定的PCB 设计部门审批，此时硬件项目人员须准备好以下资料：经过评审的，

2、完全正确的原理图，包括纸面文件和电子件；带有 MRPII 元件编码的正式的 BOM ；PCB 结构图，应标明外形尺寸、安装孔大小及定位尺寸、接插件定位尺寸、禁止布线区等相关尺寸； 对于新器件，即无 MRPII 编码的器件，需要提供封装资料；以上资料经指定的 PCB 设计部门审批合格并指定 PCB 设计者后方可开始 PCB 设计。B.B. 理解设计要求并制定设计计划 仔细审读原理图，理解电路的工作条件。如模拟电路的工作频率，数字电路的工作速度等与布线要求 相关的要素。理解电路的基本功能、在系统中的作用等相关问题。在与原理图设计者充分交流的基础上，确认板上的关键网络，如电源、时钟、高速总线等，了解

3、其布 线要求。理解板上的高速器件及其布线要求。根据硬件原理图设计规范的要求，对原理图进行规范性审查。 对于原理图中不符合硬件原理图设计规范的地方，要明确指出，并积极协助原理图设计者进行修改。 在与原理图设计者交流的基础上制定出单板的 PCB 设计计划， 填写设计记录表， 计划要包含设计过程 中原理图输入、布局完成、布线完成、信号完整性分析、光绘完成等关键检查点的时间要求。设计计 划应由 PCB 设计者和原理图设计者双方签字认可。必要时，设计计划应征得上级主管的批准。第二节：设计过程A.A. 创建网络表网络表是原理图与 PCB 的接口文件， PCB 设计人员应根据所用的原理图和 PCB 设计工具

4、的特性，选 用正确的网络表格式，创建符合要求的网络表。创建网络表的过程中，应根据原理图设计工具的特性，积极协助原理图设计者排除错误。保证网络表的正确性和完整性。确定器件的封装(PCB FOOTPRINT ).创建PCB板 根据单板结构图或对应的标准板框 ，创建PCB设计文件；注意正确选定单板坐标原点的位置，原点的设置原则：1.单板左边和下边的延长线交汇点。2.单板左下角的第一个焊盘。板框四周倒圆角，倒角半径5mm。特殊情况参考结构设计要求。B.B.布局根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性。按工艺设计规范的要求进行尺寸标注。根据结构图

5、和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据某些元件的特殊要求，设置禁止布线区。综合考虑PCB性能和加工的效率选择加工流程。加工工艺的优选顺序为：元件面单面贴装一一元件面贴、插混装(元件面插装焊接面贴装一次波峰成型)一一双面贴装一一元件面贴插混装、焊接面贴装。但对手机小而薄的特点，手机单板的组装形式通常为双面全SMD。组装形式示意图PCB设计特征1* -J?I、单面全SMD仅一面装有SMDjkII、双面全SMD1A/B面装有SMD11 II匚III、单面元件混装1仅A面装有元件，既有 SMD又有THC1111IV、A面元件混装B面仅贴简单SMDnA面混装，B面仅装简单SM

6、D1V、A面插件B面仅贴简单SMD1A面装THC , B面仅装简单 SMD注：简单SMD-CHIP、SOT、弓1线中心距大于 1 mm的SOP。布局操作的基本原则1.遵照 先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局.2.布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件.3.布局应尽量满足以下要求：总的连线尽可能短，关键信号线最短；高电压、大电流信号与小电流，低电压的弱信号完全分开；模拟信号与数字信号分开；高频信号与低频信号分开； 高频元器件的间隔要充分.4.相同结构电路部分，尽可能采用对称式”标准布局；后备电池5.按照均匀分布、重心平衡、版面美观的标准

7、优化布局；6.器件布局栅格的设置，一般IC器件布局时，栅格应为 50-100 mil,小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于25mil。7.如有特殊布局要求，应双方沟通后确定。8.同类型插装元器件在 X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验。9.发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离 发热量大的元器件。10.元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间。11.需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金

8、属化孔。当安装孔需要接地时，应采用分布接地小孔的方式与地平面连接。焊接面的贴装元件采用波峰焊接生产工艺时，阻、容件轴向要与波峰焊传送方向垂直，阻排及SOP(PIN间距大于等于1.27mm)元器件轴向与传送方向平行；PIN间距小于1.27mm( 50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。对于手机板元器件的间距建议按照以下原则设计(其中间隙指不同元器件最小间隙含焊盘间的间隙或元件体间隙)。a) PLCC、QFP、SOP各自之间和相互之间间隙 0.5mm ( 20 mil)。b) PLCC、QFP、SOP 与 Chip、SOT 之间间隙0.3mm (12 mil )。c

9、) Chip、SOT各自之间和相互之间的间隙0.3mm (12 mil)。d) BGA外形与其他元器件的间隙 0.45mm (17.7 mil )。如果考虑要 Underfill,BGA 外形(至少是一边) 与其他元器件的间隙0.7mm (28 mil )。0.7mm的间隙作为点胶边.如果有位置相邻的多个 BGA元 件，则点胶边的位置应一致。e) PLCC表面贴转接插座与其他元器件的间隙0.5mm (20 mil )。f)表面贴片连接器与连接器之间的间隙0.5mm (20 mil )。g) 元件到金边距离应该在0. 5mm(20mil)以上。h) 元件到拼板分离边需大于1mm(40mil)以上

10、。(特殊元件除外，如耳机,底部连接器等)i)后备电池如需手工焊接，其引脚周围应留出可以用电烙铁手工焊接的空间，一般引脚一侧应至少留出 2mm的空白区域，同时旁边不能有较高的元器件，见图。12.IC去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。13.元件布局时，应适当考虑使用同一种电源的器件尽量放在一起，以便于将来的电源分隔。14.用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。15.串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过500mil 。16.匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。17.布

11、局完成后打印出装配图供原理图设计者检查器件封装的正确性，并且确认单板、主板和接插件的信 号对应关系，经确认无误后方可开始布线。手机PCB设计布局原则：器件集中 / 隔离原则保持不同部分信号的回路的通畅和相对独立器件布局与信号走向考虑以电路板及器件外形轮廓为设计出发点，有如下两种自然的信号走向:a. 从天线开始，经由接收机到基带器件，此为接收通路；b. 从基带器件开始，经由发射机再到天线,此为发射通路。根据这两种自然的信号流向来确定初始的器件布局，可以粗略地将主要的RF器件沿着代表着RX和TX的两条信号走向线 摆放，以便之后的布线更清楚直接。 各大主要器件之间要留有足够的空间来摆放周边辅助 之用

12、的小器件（诸如电阻、电容、电感、二三极管等）及相关走线之用。如果板上增加了周边器件或者出于保护最高优先级的走线考虑，可能需要对主要器件的摆放作一些轻微的挪动，要不断调整器件位置、方向及RF连接位置以避免RF走线的交叉。如果交叉走线确实无法避免，最好是让它们90度垂直交叉，并且这些射频走线一定要用微带线或者带状线。在增加走线细节的同时，要持续地微调器件布局，直到获得 一种比较合适的布局安排，所有的元件都在指定的空间内，关键信号线有个很好的安排，敏感线路与其它 可能的干扰源或者干扰线路有足够大的隔离等等。图1.1是MTK的一个参考布局安排。 11冊TK的参考布局1RFRF :RF部分的器件摆放请参

13、考提供的参考设计。尤其注意滤波器、开关、隔离器等器件的位置。将收发电 路功能块电路分开，并采用屏蔽盖屏蔽。布局保证RF走线尽量短，而且不要有交叉；大功率线（PA输出和从开关到天线的连线）优先级更高;RF电路集中在一个区域内并采用屏蔽结构，减小对外辐射和加强抗干扰能力，在手机里，用以加强隔离保护的屏蔽区域通常包括Rx, Tx,及基带（包含数字IC,电源管理IC）等部分。屏蔽框的焊接走线要求在PCB板外层上，沿着屏蔽框的轮廓走，线宽大约是框壁厚的数倍，并且要有足够多的接地孔直接接到主地。另外，屏蔽框焊接走线要与被屏蔽区域内的器件及走线保持足够的安全距离FEM要和天线端、PA靠近,保证比较小的插入损

14、耗13MHz TCXO远离天线口和接收前端匹配电路。滤波电路要紧靠需滤波的 IC引脚色nl冒IJ&O1BB至U flash(MCP)的走线最顺2BBflash (MCP)同BB,以及其他总线设备的相对位置尽量按推荐的，保证 畅；晶振必须放在离芯片最近的地方，但不要放在靠近板边的地方，包括13M（26M）、32.768K。w 三、r z 亠u 涉 SF : J：_a JVCMOJFriiiB |imaiJr.QOC61O DIM基带处理芯片及外部MEMOR尽量靠近，并采用屏蔽盖屏蔽。屏蔽盖的焊接线的宽度视屏蔽盖厚度而定，但至少0.8mm,元器件距离屏蔽盖的焊接线距离至少0.3mm,同时要考虑器件

15、的高度是否超出屏蔽盖。3电源（VBAT LDO）电源VBAT和LDO输出线上的电容尽量靠近相应的管腿；芯片电源的滤波电容必须放在芯片PIN 旁边， 比如AVDDVBO 、AVDDVB、AVDDBB、AVDDAUX、AVDD36、VBAT、VDD、VDDIO、VMEM、DVDD3V、V28、VDDNF、VLCD 等等。4EMI/ESDBB周围器件（特别是模拟部分）要严格按照参考设计FPC的EMI器件尽量靠近 connector；ESD器件要就近摆放元器件与元器件外框边缘的距离大于0.25mm, 般最少为0.3mm，元器件距板边的距离至少 0.3mm以上，结构定位器件除外升压电路，音频电路、 FP

16、C远离天线，充电电路远离RF、Audio以及其它敏感电路。AUDIO部分滤波电路的输入输出级应该相互隔离，不能有耦合C.C.设置布线约束条件1.1.报告设计参数布局基本确定后，应用PCB设计工具的统计功能，报告网络数量，网络密度，平均管脚密度等基本参数，以便确定所需要的信号布线层数。信号层数的确定可参考以下经验数据Pin密度信号层数板层数L0以上220,6-L024P0.4-0.6n4603-0.4680.2-0.381214注：PINPIN密度的定义为：板面积（平方英寸）/ / （板上管脚总数/14/14）布线层数的具体确定还要考虑单板的可靠性要求，信号的工作速度，制造成本和交货期等因素。

17、2 2布线层设置PCB的叠层安排需要考虑如下几个内容：介质材料（介电常数）整个PC販厚金属层数每层金属层的厚度金属层之间的介质厚度 Ltc肓孔 埋齐UiuiJIvl4L618L(1+N+l)A1T62O5MT6217MT6227MT522 8A1TL 疔:TijiceE-S : C.1 UIElXlllC! lit ll Q赋于各金属层的电气功能分配MTK的参考叠层设计如图1.2所示:Stuck.-tip for A11K BB CThipLavev DeilnitionIL 1 L-C* kj bi.3 uut1L2 :T F71.CO/?b-Iplh.4 u iJLZ:T trsafd o

18、rn 口 uy tmrcI- Ormtiicl p-likc1-E4： PoketJLS. A-kiJiciI_hrn rul- foi1 Ml K Sitaek up（ （S|-Ll-15inli ； LI.L丄扌直空、匚占爲醪号地L5-6IMU : :空空L临爲 參专地1 3 50曲m走线参考设讨值展讯Impedanee Control 阻抗控制（八层）4IL. O13j4 CE_Z: TTITICW/A loin oi- ti n rc E-lCFrORVllfllL4 Poxvea (A.uUtUl) )1 0 Layers S1GS2S3GPS4S5G呂呑履“：:之KMC S4對4i

19、雜訊再忍(6 routing)S=Signal routing layer廿扯佈腺肝P=P owerG=Grc iifid一个典型的展讯8层板结构（H=1mm）File NameDescnpti 口口MaterialTkncknessErsmOO 1 phoTop Solder MaskResist Ink15FistingCU22aitOO 1 .phoLayer 10.075/CB ROC Copper12Dielectric0.075/Cu RCC Resn653.30.2 GHzPlatingCu2Dart0 02.phoL尊 er21/2 OZ Cu17Di electricPR-4

20、13U4.1 U J HJHsart003.phoLayer31Z2QZ Cu17Eidectric COREF尺-41004.2 0.2 1 GHzaiLd O4.phuLrer41/2 CZ Cu17Di dcctiicFR-41354.3 0.3 lGHstirtDOS.phoLocrS1/2 OZ Cu17Dielectri亡 CORErR-41004.2 0.2 1 GHzarfrd。百 phr Layer617202 Ou17DielftctrirFR-4134 1 n 3 1GHzartOO7.ph&Laf7er71/2 OZ Cu17PlatingCU20Eidedric0.0

21、75/Cu KCC Resin65工3土U.2 GHzartOOS.phciLayerS0 075/Cu RDC Copper12FistingCU22$jn00 8.phoBottonn Solder MaskResist Ink15Jn taiIU15LujjerLayl l/3oz+pl&tin=ml(B 1P/P2.6+/-0,3milLsy2 l/3o24ptiD=20um(iDin)FTP 2110(4 1+I-Q 4mi|)Lay3 0.5ozcor (0.15十F-0.Q2EITI)Loy4 O.SozFTP 2116(4.1+/-0.4mil)Lay5 O.Sozcor. (

22、D.15+/-0.Ci2mm)Lay6 0,5ozFTP 2116(4 1+/-0 4mil)Lay7 | /3&2-I- plat iui g- 20 J m(mn)P/P 2 6+臼司辰厚度20Z5厲詞厚度内外层飼厚（OZ O. 56外辰1B. 5且空 E3E3 料1RI-UF內层O. 56纶缘层厚度mm - OB线宽F间距厚4/4:4/5:O. Soz:4/6j5/S:6/51 o Z5/6:6/62o z在保UE间距的時呪下线6ZeiT/g：8/88/10;9/1; 10/105o zJP&I -1 HIEJNIZX J zz -rc-11=1仮林柴型RR-4+吕基二 曰颗饭JM；蘋四

23、氟已烯； 携性饭；厚的殆；紙换；班饭柯:Fi M ； RQI-E40O3 tFFC;44O31 OOnnm : 1 iThfin ；lOCmm LZOOmm 0-仝mm ；SOOrnm . Amm Z虑品扳屋舍差-（陶厚在d 2-0. 5mm? 土Ck OShlM C 棱厚 Q% 以上公差如果取单边值C +或-7耳公差股应为衆倍公差值 如：扳厚 O. Smtn +20%-20%阳抗羟的苗圉:10%4 4孔的设置过线孔制成板的最小孔径定义取决于板厚度，板厚孔径比应小于5-8。孔径优选系列如下：孔径：24mil20mil16mil 12mil 8mil焊盘直径：40mil35mil28mil25m

24、il20mil内层热焊盘尺寸：50mil45mil40mil35mil30mil板厚度与最小孔径的关系：板厚： 3.0mm 2.5mm 2.0mm 1.6mm 1.0mm最小孔径： 24mil 20mil 16mil 12mil 8mil盲孔和埋孔 盲孔是连接表层和内层而不贯通整板的导通孔，埋孔是连接内层之间而在成品板表层不可见的导通孔，这两类过孔尺寸设置可参考过线孔。应用盲孔和埋孔设计时应对 PCB 加工流程有充分的认识，避免给 PCB 加工带 来不必要的问题，必要时要与 PCB 供应商协商。测试孔测试孔是指用于 ICT 测试目的的过孔， 可以兼做导通孔， 原则上孔径不限， 焊盘直径应不小于

25、 25mil ， 测试孔之间中心距不小于 50mil 。不推荐用元件焊接孔作为测试孔。5特殊布线区间的设定 特殊布线区间是指单板上某些特殊区域需要用到不同于一般设置的布线参数，如某些高密度器件需 要用到较细的线宽、较小的间距和较小的过孔等，或某些网络的布线参数的调整等，需要在布线前加以确 认和设置。6定义和分割平面层 平面层一般用于电路的电源和地层（参考层），由于电路中可能用到不同的电源和地层，需要对电源 层和地层进行分隔， 其分隔宽度要考虑不同电源之间的电位差，电位差大于12V时，分隔宽度为50mil ,反之，可选 20-25mil 。平面分隔要考虑高速信号回流路径的完整性。 当由于高速信号

26、的回流路径遭到破坏时，应当在其他布线层给予补尝。例如可用接地的 铜箔将该信号网络包围，以提供信号的地回路。综上所述手机常用的约束条件设置设置如下：八层板规则：走线 WIDTH/SPACE 为 0.1mm/0.1mmCopper 与 Trace、Via、Pad、Board Line 等的距离应大于 0.2mm 以上同一 NET 上的两个 VIA 的距离为 0，不允许出现外环重叠的情况，最坏情况为边缘相切。过孔的类型有 1-2、2-7、7-8、1-8四种，其中 1-2、7-8的标准为 0.3/0.1mm， 2-7 的为 0.5/0.25mm， 1-8的VIA根据需要确定，一般为 0.6/0.3mm

27、，根据板厂的能力设置。六层板规则：走线 WIDTH/SPACE 为 0.1mm/0.1mmCopper 与 Trace、Via、Pad、Board Line 等的距离应大于 0.2mm 以上同一 NET上的两个VIA的距离为0,不允许出现外环重叠的情况，最坏情况为边缘相切。过孔的类型有 1-2、2-5、5-6、1-6四种，其中1-2、5-6的标准为0.3/0.1mm，2-5的为0.5/0.25mm，1-6的VIA根据需要确定，一般为0.6/0.3mm，根据板厂的能力设置。如下一板厂的制程能力：C 布线前仿真（布局评估，待扩充）D 布线布线优先次序关键信号线优先：电源、摸拟小信号、高速信号、时钟

28、信号和同步信号等关键信号优先布线密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始LayoutLayout: RFRF设计同样性质的线尽量压缩保持差分线走线平等且等长保持时钟信号线的尽量短且其上下左右都要有地包围。如果不能做到良好的地包围，请遵循3W原则且在其周围放置足够多的接地孔3W原则保证输入输出走线之间的良好隔离不同性质的线之间尽量用GND+VIA隔开；保证信号回路的相对独立；保证地的完整性，每个 GND PIN需要可靠连接到主 GND平面（L4）； 敏感线的包 GND和隔离处理；EMI/ESD 考虑；可靠的接地，PA电流可靠的回流路径；充足的GND VIA

29、，特别是 PA和switchplexer下面；注意阻抗控制线 舗GND时用0.3mm clearanee;GND ；避免PA的输入和输出之间，开关的输入和输出之间的耦合;Transceiver下面在表层不要有线;为减小寄生电容，挖 GND处理：天线的 PAD下面全部挖空，表层 RF线和PAD下面，以L4为参考Vramp/AFC/IQ线/elk线避免被其他信号干扰或干扰别人;Transceiver 布线指南:1）保持RF信号走线与附近的过孔之间有足够空间隔离，这个距离应当至少为RF信号线宽的两倍。所有RF traces 都应当尽可能地短且直。2）诸如LNA与IQ信号线这类的差分信号线从 IC端到

30、匹配元件的接头的走线应当平行且等长。DCS及PCS频段的LNA输入走线尤其要做到这点。3）所有接地引脚应当直接接到良好定义的主地平面，小容值旁路电容必须尽可能靠近电源引脚端摆放。4）IC下面的地焊盘应该填充尽可能多的地过孔。如图2.1所示PAAITK RHCO o o oO1 o o o o o图FA下而的接地过孔5）不要在靠近LNA输入端的地方放置、交叉任何信号线或开关的输出走线。（包括在LNA的走线的邻层）6）环路滤波器的元件和走线必须远离噪声信号。任何走线都不得靠近他们。另外，环路的地过孔须紧密 排放一起。要使环路滤波器的环形区域尽量小的。7）如果邻层之间的走线重叠不可避免，那就让它们尽

31、量地彼此正交走线。8）不要让VCC走线形成一个闭环回路。为了避免级间耦合，电源走线可选择总线或者星形结构的布局。9）地过孔之间的距离要小于可能潜在的最高工作频率的信号或者潜在干扰信号的波长的1/20,避免使用射频性能不好的用于散热的地孔。10）除非给RF走线用的板层介质厚度超过10 mils ，否则不要在LNA的匹配输入端的下面有什么任何走线。11）给LNA输入端走线用的层厚至少要10mils。12）不要把在顶层上的屏蔽罩接地走线连接到RF模块的地上。13）在pin 1pin14 与pin43pin56 之间的拐角处放置适当的地过孔。14）建议13/26MHZ TCVCXO离MT6129远一点

32、，不要在 TCVCXC下面有任何的走线。15）Creg2 的接地需要从用顶层到 Layer2单孔连接。不要在transceiver模组隔间里铺多边形的地，以防止有不确定的电流流经 Creg2的地。些其它重要的射频相关走线:26MHz TCVCXO VAFC :非常敏感的信号，一定要严格保护。保证基带IC的AVDD 足够干净，否则可能会引入Frequency Error问题。PA的散热过孔在PA IC下面的接地焊盘上，一定留有足够多的散热过孔及足够大的敷铜空间，否则很有可能会引起功率下掉的现象。TX与RX之间的隔离 要特别注意RX与TX走线之间有足够大的距离，尤其是在高频段； 很有可能会降低接收

33、灵敏度及在低功率等级时引起PvT fail。最好保持PA有良好的独立的屏蔽；否则单极Layout: BB 处理模拟部分外围走皮法（蓝牙部分）交叉和干扰（特LayoutLayout :天线设计这里简单比较一下两种主流PIFA皮法和MONOPOLE极天线，以及分别适用的机型结构:有效面积mm2距主板mm天线投影下方天线馈源天线体积电性能SAR皮法6007有地2大很好低单极3504无地1小好稍高折叠机滑盖机旋盖机直板机超薄折叠机超薄直板机皮法适用适用适用适用不适用不适用单极不适用不适用不适用适用适用定制适用VRBG ,AVDDAUX,AVDDBB,A保证模拟部分有一个相对干净的 不同模拟GND要单点

34、接地处理;线要紧凑，避免5AnhPA shieldingS淤磐萨VDDVB,A VDDVBO）；GND（ L2 或 L3）；避免数字部分的线对模拟的干扰尽量压缩从BB先到MCP再到其他总线设备Layout: VBAT 处理星型走线：不同的分支到PA至U BBchip，到Audio PA等；滤波电容靠近芯片 Pin摆放，电源走线先走到滤波电容，再走到芯片Pin脚针对不同电源在电源层进行了分割，走线就近回流通路根据流经的电流大小来控制不同分支的宽度和打孔数量，Power換層請多打viaVBAT线需要避开其他线，特别是 audio线；高频时钟信号、RF信号等易感信号、数据 BUSBB内部的LDO分别

35、给，digital, analog供电，相应的电源也要用不同分支来供电，中间串BEAD接至U VBATLayout:电池电路充电电路远离 RF Audio以及其它敏感电路充电电路元器件紧凑布局，以尽量缩短模拟信号的走线Vbat和VCHG上的Bypass电容靠近pin脚摆放考虑电流降额，充电电流流过的路径（比如VCHG/ISENSE三极管集电极/三极管发射极/Vbat ）用粗线走线（500mA至少20mil ）散热时需要将充电芯片或电路中的导热引脚以粗线和多过孔接到大面积铜箔上，并且在发热单元周围表面铺地以散热Layout: audio 处理Audio的线（特别是 MIC的线）一定要同其他的线充

36、分隔离，保证上下层都是比较完整的GND整个用GND包起来；audio PA的输出功率较大，注意线宽；减少PA在最大发射功率时由电源引起的217HZ的音频噪音基带芯片音频部分电源 AVDD36 AVDDVB AVDDVBQVBREF1的走线是否足够短、足够宽speaker的滤波电容靠近芯片、连接器和SPEAKER勺地方分别放置保证所有audio信号经过滤波以后进入到芯片之前不能受到任何天线辐射的干扰，具体做法是中间层 走线，上下两层都是地平面，信号线两侧有伴随地，且信号线两侧打上足够多的接地孔。Bluetooth Antenna擺在PCB四個角爲最佳（圖23.1）Bluetooth Antenn

37、a全層挖空（圖23.2）布线应避开 Vbias,Vbias 受到干扰以后会引起上行噪音。滤波电路的输入输出级相互隔离，不能有耦合。注意Audio AGND布线，Audio AGND受到干扰以后会引起上行噪音。同时注意AGND是否影响到 GND上行、下行音频电路和走线尽量与其它电路和走线隔离，特别需要注意避开数字和高频电路，避免由于音频电路受到干扰而引起上、下行白噪音。Layout: BluetoothBluetooth ruleBypass cap close to power pinCrystal L1 挖空訊号線與電源線上下層勿平行如果无法避免，需要在该信号线上加27PF滤波。gro un

38、d via 。* Critical Trace上下左右包地且Layout: ESD 考虑让元器件离板边保持一定的距离，在板邊放至Trace 儘量勿曝露在 Top/Bottom Side40mil的棵銅（圖26.1）(H26.2)CONN pin 腳放置 Spark (圖 26.2)利用 TVS diode/ Chip/Varistor/ Bypass Capacitor/ Bead全層ground area 以via 穿孑L互連敏感线(reset , PBINT)走板内层和不要太靠近板边;元件保護（圖26.3）ESD电路布线，走线先到ESD管脚（减小走线电感的影响）,ESD接地线短粗，尽量直接到地平面。女口图: 26MHz trace 需包地 Bluetooth的 RF-i