毕业设计（论文）基于MATLAB的DPLL设计与仿真

1、基于matlab的dpll设计与仿真摘要现代通信系统中，同步问题是决定系统性能和应用的根本问题。锁相环路作为同步技术的核心部件,已在模拟和数字通信及无线电电子学等各个领域中得到了极为广泛的应用，特别是在数字通信的调制解调和位同步中常常要用到各种各样的锁相环。本文分析了全数字锁相环(nrdpll) 基本组成和工作原理，利用matlab对锁相环的进行设计，了解其各个部分功能具体结构，利用matlab工具箱对锁相环的进行仿真，改变锁相环参数最后进行了参数分析。同时重点针对dds做详细了解，对其做出仿真并进行分析关键词：奈奎斯特型全数字锁相环；模块设计；仿真；参数分析abstractmodern co

2、mmunication systems, the synchronization problem is to determine system performance and application of the fundamental problems. pll synchronization technology as the core components in analog and digital communication and radio electronics and other fields has been very widely used, especially in t

3、he digital communications modem and bit synchronization often use a variety of all kinds of pll.this paper analyzes the all-digital phase-locked loop (nr-dpll) basic composition and working principle of the pll using matlab to design, understand the function of each part of the specific structure of

4、 the pll using matlab simulation toolbox change the pll parameters finally, a parametric analysis. at the same time focusing on a detailed understanding of dds, making simulation and analysis of itskeywords: nyquist-type all-digital phase locked loop, module design, simulation, parameter目 录摘要iabstra

5、ctii目 录iii第一章 绪论21.1 选题的背景与意义21.2 数字锁相环的分类21.3 论文的主要研究工作3第二章 锁相环基本原理42.1 鉴相器(pd)52.2 环路滤波器(lpf)62.3 压控振荡器(vco)6第三章 数字锁相环的经典结构设计73.1 奈奎斯特采样鉴相器73.2 数字环路滤波器73.3 数字控制振荡器（nco）83.4 nr-dpll的动态方程与相位模型133.5 nr-dpll的性能分析14第四章 奈奎斯特数字锁相环（nr-dpll)的仿真164.1 仿真原理与过程164.2 仿真结论22第五章 论文以后的研究工作245.1 异或鉴相器245.2 一阶环路滤波器2

6、55.3 压控振荡器25第六章 结束语26参考文献27谢辞28附录一 matlab简介29附录二 h(ejw)的幅频响应30附录三 误差电压ud(k)和控制电压uc（k）3132第一章 绪论1.1 选题的背景与意义锁相环路已在模拟和数字通信及无线电子电子学的各个领域中得到了几位广泛的应用。随着大规模，超高速数字iv集成电路的发展以及计算机的普遍应用，在传统的模拟锁相环路（apll）应用领域中，一大部分已被数字锁相环路（dpll）所取代。全数字锁相环adpll(all digital phase-locked loop)，顾名思义，其环路中的所有部件都是用数字电路来实现的，到20世纪70年代开始

7、出现的数字锁相环，在现代科技的很多领域都有锁相环的应用。数字锁相技术在数字通信的调制解调、位同步、频率合成中常常要用到各种各样的锁相环，本文主要讨论的奈奎斯特全数字锁相环模块设计与仿真，对于加深对数字锁相环的理解，以及对其他种类数字锁相环的理解应用都有知道很好的指导作用。1.2 数字锁相环的分类所谓全数字锁相环，就是全数字化的锁相环路，即各个环路各个部件全部数字化，采用数字鉴相器，数字环路滤波器，数字压控振荡器构成的锁相环路。按照数字鉴相器的的形式把数字锁相环分成四类，分别是：一 过零型数字锁相环路 这种数字锁相环路采用过零采样数字鉴相器，即本地估算信号在输入信号的过零点上采样进行a/d变换，

8、得到数字相位误差信号输出二 触发器型数字锁相环路这类全数字锁相环路使用的数字鉴相器是触发器型数字鉴相器。其特点是利用输入信号和本地估算信号的正向或者负向过零点对触发器进行触发，在触发器的置0或者置1的时间间隔内得到相位误差信号。置0或置1的时间间隔宽度就表征了输入信号和本地估算信号的指尖的相位误差大小。 三 导前-滞后型数字锁相环路这种数字锁相环路采用的鉴相器是导前-滞后型数字鉴相器，导前-滞后型数字鉴相器在每一个周期内得到输入信号的相位比本地估算信号相位超前或滞后的信息，因此，这种鉴相器的相位误差输出只有道歉和滞后两种状态。四 奈奎斯特速率采样型数字锁相环路在这种数字锁相环路中，对输入信号的

9、采样按奈奎斯特速率进行。对于输入信号进行a/d变换的采样速率必须按奈奎斯特速率进行，以使输入信号能够按奈奎斯特取样定理再现。a/d变换后的输入信号与本地估算信号进行数字相乘，得到需要的相位误差信号，以完成鉴相功能。只有这一类为均匀采样dpll，前三中均不是。1.3 论文的主要研究工作（1）本次研究主要是奈奎斯特数字锁相环，前面讨论的三种数字鉴相器，即过零型数字锁相环路、触发器型数字锁相环路、导前-滞后型数字锁相环路，它们都是以本地估算信号为基准相位对输入信号进行比较，得到相位误差信息。这种采样方式通常称为非均匀采样。而奈奎斯特速率采样数字鉴相器的采样方式不同，它是以某一固定的频率基准作为输入信

10、号的采样脉冲。这时，采样频率必须足够高，以使采样后的采样后的输入信号能够依据奈奎斯特采样定理再现输入信号。 （2）阐述奈奎斯特数字锁相环的典型结构与相位模型，并分析一阶和二阶的跟踪性能。（3）对dds利用simulink进行仿真，并对其性能进行分析第二章 锁相环基本原理先了解锁相环的基本概念，所谓锁相，就是相位同步的自动控制。完成两个信号间相位同步的自动控制系统的环路叫做锁相环，也称pll(phase locked loop)。最典型的锁相环由鉴相器(phase detector)、环路滤波器(loop filter)、压控振荡器(voltage controlled oscillator)三

11、部分组成，如图所示： 图2.1 锁相环典型结构当压控振荡器的频率fv由于某种原因而发生变化时，必然引起相位的变化，该相位变化在鉴相器中与参考晶体的稳定相位(对应于频率fr)相比较，使鉴相器输出一个与相位误差信号成比例的误差电压vd(t)，经过低通滤波器，取出其中缓慢变动数值，将压控振荡器的输出频率拉回到稳定的值上来，从而实现了相位负反馈控制。当 1t 与2t相等时，两矢量以相同的角速度旋转，相对位置固定，即夹角维持不变，通常数值又较小，这就是环路的锁定状态。从输入信号加到锁相环路的输入端开始，一直到环路达到锁定的全过程，称为捕获过程。设系统最初进入同步状态(2ne, )的时间为t0，那么从t=

12、t0的起始状态到达进入同步状态的全部过程就称为锁相环路的捕获过程。捕获过程所需的时间tp=ta-to。称为捕获时间。显然，捕获时间几的大小不但与环路的参数有关，而且与起始状态有关。对一定的环路来说，是否能通过捕获进入同步取决于起始频差e(t1)=o。若o超过某一范围，环路就不能捕获了。这个范围的大小是锁相环路的一个重要性能指标，称为环路的捕获带p。捕获状态终了，环路的状态稳定在e(t)et-2ne这就是同步状态的定义。只要在整个变化过程中一直满足以上两式，那么仍称环路处于同步状态。由上可知，在输入固定频率信号的条件之下，环路进入同步状态后，输出信号与输入信号之间频差等于零，相差等于常数，即e(

13、t)=0, e(t)=常数这种状态就称为锁定状态。实际应用中有各种形式的环路，但它们都是由图1这个基本环路演变而来的。下面逐个介绍基本部件在环路中的作用。2.1 鉴相器(pd)鉴相器是一个相位比较装置，用来检测输入信号相位与反馈信号相位之间的相位差。输出的误差信号是相差的函数，即鉴相特性可以是多种多样的，有正弦形特性、三角形特性、锯齿形特性等等。常用的正弦鉴相器可用模拟相乘器与低通滤波器的串接作为模型。如图2.2所示。 图2.2 正弦鉴相器模型设乘法器的相乘系数为km，单位为v-1，则kmui(t)uo(t)=kmuisinot+1tuo(t)sinot+2(t)=12kmuiuosin2ot

14、+1t+2t+12kmuiuosin1t+2t在经过低通滤波器(lpf)虑除2o。成分后，得到误差电压ud=12kmuiuosin1t-2t令ud=12kmuiuo为鉴相器输出的最大电压。则正弦鉴相器特性为udt=udsine(t)上述鉴相器的功能可分解为两个作用，首先是相位相减，即取得两个输入信号之间的相位差;其次是将相位差转换为误差电压输出，所以它是相位转换为电压的装置。随着半导体技术的不断发展，近十年出现的数字锁相环(dpll)的鉴频鉴相器核心是由鉴相器和电荷泵(cp)构成的。这种结构有利于实现数字统一控改善锁相环的捕捉带。2.2 环路滤波器(lpf)环路滤波器是线性电路，由线性元件电阻

15、、电容或运算放大器组成。它的输入是鉴相器的输出电压ud(t)，具有低通特性，它可以起到低通滤波器的作用，虑除误差电压ud(t)的高频分量，取出平均电压vc(t)去控制压控振荡器。它可以改善控制电压的频谱纯度，提高系统稳定度，更重要的是它对环路参数的调整起到了决定性的作用，直接影响到输出信号的稳定、频谱纯度、锁定时间等。表示环路滤波的输出输入电压关系的是滤波器的传递函数z(s),表示为 vc(s)=z(s)vd(s)式中s是复频率。当将s=j代入上式时，就得到了滤波器的频率响应特性。比较常用的环路滤波器有简单rc滤波器、无源比例积分滤波器、有源比例积分滤波器，其它滤波器都是在上述三种基础上的改进

16、。环路滤波器的主要指标是带宽、直流增益、高频增益，它由滤波器的时间常数和滤波器的类型决定。比例积分滤波器在高频时有一定增益，这对锁相环的捕捉特性有利，而且比例积分引入了一个零点，有利于增加环路的稳定性。有源滤波器还要考虑它的线性动态范围，要求输出的电压能够供给vco在锁定频率所需的控制电压。2.3 压控振荡器(vco)压控振荡器是一个电压-频率变换装置，在环路中作为被控振荡器，它的振荡频率应随输入控制电压vc(t)线性地变化。vco理想的频率受控特性应为线性的，即ot=wr+kvvc(t)当控制电压vc(t)=0时，vco的输出为自由振荡频率r，kv为压控灵敏度。vco反馈到鉴相器上，由于鉴相

17、器输出误差电压起作用的是其相位o(t)，而相位是频率的积分，即0to（）d=rt+kv0tvc()d其中ot=kv0tvc()d实际应用中的压控振荡器的控制特性只有有限的线性控制范围，超出这个范围之后控制灵敏度将会下降。第三章 数字锁相环的经典结构设计数字锁相环全部部件都是数字电路，所以信号都是二进制的或多进制的数字信号。数字锁相环常用来提取位同步信号。3.1 奈奎斯特采样鉴相器数字鉴相器也称采样鉴相器，用于检测出两个输入信号的相位差，它在很大程度上决定着锁相环的性能，本文重点讲解奈奎斯特采样鉴相器，框图如图所示： 图3.1 奈奎斯特采样鉴相器 uo(tk)=uocos(otk+2(tk) 3

18、.1-1输入信号ui(t)=uisin(ot+1(t) 3.1-2 其中 1（t）=ot+i(t),o=i-o 3.1-3输入信号经a/d采样后，第k个采样时刻量化后的数字信号为ui(tk)=uisin(otk+1(tk) 3.1-4对输入信号进行a/d变换的采样速率有带通信号奈奎斯特采样定理确定，但为防止信号频谱混叠并保证信号相位信息的有效抽取，采样速率一般选取前置带通滤波器的两倍带宽以上。令ui(tk)=ui(k),uo(tk)=uo(k),即ui(k)= uo(k)相乘后，经低通滤波器得到数字误差信号ud(k)=udsine(k) 3.1-5e=1(k)-2(k) 3.1-63.2 数字

19、环路滤波器数字环中使用的数字环路滤波器与模拟环中使用的环路滤波器作用一样，都对噪声及高频分量起抑制作用，并且控制着环路相位校正的速度与精度。适当选择滤波器参数，可以改善环路的性能。一般构成形式由ad、数字计数器和da三部分组成。数字滤波器在实际应用中一阶数字环路滤波器的实现形式如图： 图3.2 一阶数字环路滤波器其z域传递函数f(z)=uc(k)ud(k)=g1+g21-z-1 3.2-1按照图3.2所实现的数字滤波器，其频率特性与式f(j)=1+j2j1所示理想积分滤波器的频率特性一致，两种滤波器参数之间也有着一定的对应关系。对理想积分滤波器的传递函数式f(s)=1+s2s1采用双线性变换,

20、即令s=2ts1-z-11+z-1，代入式f(s)=1+s2s1，得到f（z）=22-ts21+ts111-z-1=g1+g21-z-1式中，ts为采样周期，g1=22-ts21 3.2-2g2=ts1 3.2-3式3.2-2和3.2-3表明了两种滤波器参数之间的对应关系。二阶数字环路滤波器可由两个一阶数字滤波器串联得到。3.3 数字控制振荡器（nco）(一)基本工作原理nco采用直接数字相位综合技术(dds）,该技术主要是由时钟驱动读取三角函数表，功能框图如图3.3所示三角函数表 2k sin2(k)相位累加uc(k) cos2(k)取样时钟 图3.3 dds功能框图dds是根据正弦函数的产

21、生，从相位出发，由不同的相位给出的电压幅度，即相位正弦幅度变换，最后滤波，拼花输出所需要的频率。为了更好地理解dds，有必要简单地回顾正弦函数的产生，在此基础上建立dds的基本概念。图3.4 表示了半径r长度为1的单位圆。r以原点为中心旋转与x轴的正方向形成夹角 t ,即相位角。设r在 y 轴上的投影为s。当r的断点连续不断的绕圆旋转时，s将取11之间的任何值，而t则从0 360 变化。 图3.4 单位圆表示的正弦函数s=rsint s的长度就是正弦函数的幅度，也就是s=rsint ，如图3.5所示。如果r的断点不是连续不断地绕圆旋转，而是以等步长的相位增量节约是旋转，比如7步旋转一周，那么s

22、值将形成阶梯式的近似正弦函数，如下图所示是表示了一个64步长的近似函数。 图3.5 64步长的阶梯状的正弦函数从这个简单的讨论过程可以看出，通过改变相位增量的步长大小，就可以改变绕圆旋转的步长数目，从而产生变换的方法。步长越小，旋转一周就越快，因此近似正弦波的频率就越高。相反，当步长增加时，频率就下降，最后变成方波输出。典型的dds原理方框图如图3.6 所示。主要包括以下部件：相位累加器；相位幅度转换器，即正弦查找表rom；d/a变换器；低通滤波器。图3.6 典型dds原理方框图相位累加器相当于一个简单的计数器，它是由l位存储数字相位增量字的频率寄存器、后接l位全加器和相位寄存器组成，后二者常

23、常是合并在一起的。数字输入相位增量字进入频率寄存器后，在每个参考时钟周期或者脉冲期间，表示相位增量的数值就加到容量正比于输出信号相位的数字累加器中。在同样的时间内，累加器的数值传递给正弦查找表rom，然后rom输出给d/a变化器。d/a变换器产生一系列的表示以时间脉冲速率抽样的电压阶跃，最后经低通滤波器平滑输出。当相位累加器由于重复相加而溢出时，它的最高有效位(msb)就从1变成0，又开始一个新的周期。只要检测到msb有输出，dds就产生一个改变符号的方波，改变的符号与抽样正弦波交叉时的符号相一致。因为方波只在参考时钟周期时改变符号，所以它的相位一般相对于被产生信号的理想相位要延迟一个变化量，

24、相位延迟正比于累加器溢出好后剩余的数值。对于l位累加器，使用模-2l溢出的性质，那么，在2l 个参考时钟周期后，累加器中存储的余数就是零。下面建立dds输出频率与其他一些参数之间的基本关系： fs参考时钟频率，ts=1fs ； 3.3-1 fo输出频率，to=1fo 3.3-2 pfsw相位增量字(非定值)，由二进制码表示的频率建立字。设累加器的长度是l位。通常，实际中使用w位(l位中的最高w位，w=0，再由式（3-5-2）可得ek+1= ek-sinek (3-5-3)设e0=0，当k趋于无穷大时环路进入同步状态时，稳态相位误差e为一固定值ek，再由式（3-5-3）得 e=0，即一阶数字环可

25、无净差的跟踪相位阶跃信号。2. 1k=kts 得 1k+1- ek+sinek=ts （3-5-5)当k趋于无穷大时环路进入同步状态时，希望有e (k+1)= ek=e，则sine=wts （3-5-6）令sine=1，得到一阶数字环的同步带 h=fs rad/s超出环路同步带，环路将不能跟踪。（二）二阶数字环路跟踪性能在二阶数字环路中，数字环路滤波器的域传递函数即f(z)=g1+g211-z-1=g1+g2z-g1z-1 (3-5-7)其中a=g1=g2,a=g1g1+g2.环路在同步状态下，相位误差较小时，可将鉴相器线性化，令sinek=ek即将环路动态方程式线性化，可得到线性化动态方程

26、2k=z-1f(z)ek （3-5-8）将式（3-5-7）代入式（3-5-8），得到 (z-1)21k=z-12+a(z-a)ek （3-5-9） 1. 1k=此时2k+1=1k+1=1k=，则式（3-5-9）中2k+1-21k+1+1k=0 2. 1k=kts式（3-5-9）中 2k+1-21k+1+1k=ktsk+2-2k+1+k=0上述表明了，在输入信号为相位阶跃和频率阶跃时，环路式（3-5-7）的左边都为0，可整理为 ek+2+(a-2)ek+1+(1-aa)ek=0 （3-5-10）令b1=a-2, b2=1-aa,则式（3-5-10）可简写为 ek+2+b1ek+1+b2ek=0若

27、希望无静差跟踪频率阶跃，则需满足 2g1+g24 (3-5-11)此条件下，环路对输入相位阶跃和频率阶跃信号都可以无静差地跟踪。 有上述可见，在输入频率阶跃信号时，环路方程与频率阶跃量无关，但其环路捕获带仍与参数有关。由此可见在数字环路中，环路参数的设计是十分重要的。第4章 奈奎斯特数字锁相环（nr-dpll)的仿真4.1 仿真原理与过程z域相位模型如图4-1udsin.fzk0z-11-z-11k ek udk uck 图4-1 nr-dpll线性化相位模型由图4-1可得环路z域传递函数为h (z) =2(z)1(z)=kdf(z)n(z)1+kdf(z)n(z) （4-1-1）选择式（3-

28、1-5）描述的数字环路滤波器，代入式（4-1-1）得h (z) =kokdg1+g2z-1-kokdg1z-21+kokog1+g2+2z-1+(1-kokdg1)z-2 (4-1-2)式（4-1-2）对应的模拟环路是理想二阶环。模拟理想二阶环的捕获带与环路参数无关，主要受控制电压的范围和压控振荡器的频率变化范围限制；而上述数字环路的捕获带不仅取决于环路参数还与采样速率密切相关。当环路参数设计合适时，可得到最大的捕获带约为采样速率一半设计一个捕获带p22.5103rad/s可取采样速率fs=6khz，设计方法如下：先设计相应的模拟理想二阶环的参数，为得到好的时域响应，一般取 =0.707且取1

29、=102。令nco的相位控制增益ko=1，鉴相灵敏度 kd=1，得nco的频率控制增益 ko=fs，则数字环路增益k=kdko=fs再由z=22n, n=k1得到22fs102=0.707解得 n=k1=424 rad/s，fn=n267hzz=0.707时，环路的3db带宽c22fn=134hz （2）确定数字环路滤波器的参数g2=ts1=0.005g1=22-ts21=0.0975所设计的环路参数满足式（3-5-9) (3)将上述设计的参数代入式（4-1-2）得到所设计的数字环路z域传递函数h(z)=0.1025z-1-0.0975z-21-1.8975z-1+0.9025z-2 (4-1

30、-3) 将z=ejw代入式（4-1-3）得到数字环路的频率响应hejw=0.1025e-jw-0.0975e-j2w1-1.8975e-jw+0.9025e-2jw图4-2是h(ejw)的幅频响应曲线。 图4-2由图可见，-3db截止频率点在130hz附近，与所设计的环路带宽值相近，仿真结果符合设计结果。图4-3是用所设计的数字环路，在参数g1=0.045,g2=0.0025,，输入载波频率偏移 f=300hz时，环路入所过程中，误差电压ud(k)和控制电压uc(k)的波形。此波形清楚地表明，环路可以捕获入锁且稳态相位误差为0。令 g1=g1，g2=g2其中，g1g2数值。用所设计的数字环路参

31、数仿真得到（1）环路捕获带p22.75103rad/s 。 (2)将数字环路滤波器参数 g1,g2的值同时减小为12g1,12g2 。此时g2=1400=0.0025,g1=22-ts21=0.04875推得2=400ts则n=k1=48hz求得3db带宽fn=n296hz 图4-3 图4-4为改变参数后的h(ejw)的幅频响应曲线。 图4-4 图4-6由图可见-3db截止频率点在100hz附近，与更改参数后的环路带宽值相近，仿真结果符合设计结果 图4-6为改变参数后的h(ejw)的幅频响应曲线。由图可见，-3db截止频率点在200hz附近，与更改参数后的环路带宽值相近，仿真结果符合设计结果。

32、图4-7为改变参数后的误差电压ud(k)和控制电压uc（k）的波形。图4-7图4-8可见，当数字环路滤波器参数g1,g2的值同时增大为2g1,2g2时，p22.9103rad/s ，若g1,g2的值同时再增加时，环路捕获带不再变化，只是捕获时间短了一些。因为g1,g2的值同时再增加时，相当于增大了n,使得捕获时间减小，但因采样频率的限制，捕获带不可能再增加。(4)在环路参数值g1,g2同的条件下，增大、减小采样频率。图4-8为采样频率为增大为7000hz时的环路幅频响应。 图4-9为采样频率为减小为5000hz时的环路幅频响应。 图4-9由图可见，当采样频率发生变化时，环路的幅频响应曲线也有相

33、应变化。图4-8中的-3db截止频率点与图4-9中的明显不同。说明采样频率参数对环路也有一定影响。4.2 仿真结论数字环路的捕获带不仅取决于环路参数，还与采样速率密切相关。环路参数值g1,g2的增大减小使得捕获带相应变化，但增大有上限；采样速率增大减小也使得捕获带相应变化。所以设计环路参数g1,g2时，在满足捕获带的基础上尽量使g1,g2的值小，以便得到较小的n，以增加环路抑制输入噪声的能力第五章 论文以后的研究工作使用simulink工具箱对dpll进行仿真5.1 异或鉴相器构成鉴相器的电路形式很多，按期电路性质可分为模拟鉴相器，数字鉴相器和取样保持鉴相器，这里只简单的介绍其中的一种。异或门

34、鉴相器 异或门的逻辑真值表示于表5.1，逻辑符号图如下。输入输出abf000011101110 表5.1. 异或门逻辑真表逻辑符号图从表1可知，如果输入端a和b分别送入占空比为50%的信号波形， 则当两者存在相位差时，输出端f的波形的占空比与有关。将f输出波形通过积分器平滑，则积分器输出波形的平均值，它同样与有关，这样，我们就可以利用异或门来进行相位到电压的转换，构成相位检出电路。于是经积分器积分后的平均值（直流分量）为：u = vdd * / (1)不同的，有不同的直流分量ud。与u的关系可用逻辑图来描述。从图中可知，两者呈简单线形关系：ud= kd *(2)；kd为鉴相灵敏度。 ud、关系

35、图5.2 一阶环路滤波器数字滤波器在实际应用中一阶数字环路滤波器的实现形式如图： 图5.1 一阶数字环路滤波器利用simulink实现形式为5.3 压控振荡器具体思路由以下仿真图第六章 结束语本文介绍了dds、pll的原理，并对dds行了建模、仿真，介绍了matlab的simulink的使用，分析了dpll的入锁过程，以及环路参数对其影响，为系统设计提供了理论依据。dds利用simulink工具箱给于了实现。对信号源的输出方法进行了仿真实验，利用不同的采样点数仿真不同的输出频率，本文只是对dpll进行了m文件的仿真，做了硬件初步设计，要达到dpll全部simulink实现，还有很多工作要做，如

36、仿真调试，算法的改进等等，这些问题的解决还需要付出很多的努力与汗水。参考文献季仲梅、杨洪生、王大鸣、刘正军 编著 通信中的同步技术及应用. 北京：清华大学出版社，2008张磊、毕靖、郭莲英 编著 matlab实用教程. 北京：人民邮电出版社，2008胡华春、石玉 编著 数字锁相环路原理与应用. 上海：上海科学技术出版社，1990罗伟雄、韩力、丁志杰 编 锁相技术及其应用. 北京：北京理工大学出版社，1990王家礼、孙璐 编 频率合成技术. 西安：西安电子科技大学出版社，2009谢辞首先，我谨向我的导师季仲梅教授致以衷心的谢意。在季教授的悉心指导和言传身教下，我才能得以顺利完成本科生毕业论文工作

37、。本文的选题和研究工作倾注了季老师的大量心血和谆谆教诲。在学术上，季教授具有高瞻远瞩的目光，又具有坚实广博的知识。在工作上，季教授既具旺盛持久的工作热情，又具严谨认真的治学态度。在我大三、大四阶段的学习期间，无论学习科研，工作态度，以及为人处事，都受益匪浅并将影响我终身。感谢与我同期毕业的李现慧同学。在我的论文准备和写作期间，他们自始至终给予我巨大的帮助和指导。我要衷心地感谢我的父母和家人，没有他们的关心和爱护，我不可能度过这漫长而艰难的求学生涯，并最终完成学业。最后，我要感谢评审本论文的老师、教授和专家:，感谢他们抽出宝贵的时间来阅读本文，并提出宝贵的意见和建议。附录一 matlab简介ma

38、tlab是matrix laboratory(矩阵实验室)的缩写，它是以线性代数软件包linpack和特征值计算软件包eispack的子程序为基础发展起来的一种开放型程序设计语言。matlab将计算、可视化和编程等功能集于一个易于使用的环境，具体功能强大、简单易学、编程效率高的特点，是目前世界上最流行的仿真计算软件之一。matlab的组成1.matlab是这一系列软件的基石，提供了高级科学计算语言，是进行数据分析算法开发的集成开发环境，具有数值计算，图形绘制，程序设计等功能。2.matlab扩展包含matlab编译器，web服务器，数据库工具箱,报表生成器等，用来支持在matlab环境中对系统

39、的实施与开发3.工具箱是针对解决特定种类问题而特别制作的一系列matlab函数库。它具有开放性和可扩展性。4. simulink是交互式动态系统建模，仿真和分析的图形环境，也是进行基于模型的嵌入式系统开发的基础开发环境。它把模块图形界面和matlab主要数值，图形和语言函数有效地组合起来，从而具有生动的模拟能力。他对线性非线性，连续，离散系统均适用，可以针对控制系统，信号处理以及通信系统等进行系统的建模，仿真，分析等工作。附录二 h(ejw)的幅频响应prompt =键入载波频率g1,键入载波频率g2：;tittle=设置基本参数;line=1;def=0.0975,0.005;xy=inputdlg(prompt,tittle,line,def);g1=str2num(xy1);g2=str2num(xy2);w=0:0.001:(0.5*pi);% g1=g1*8%g2=g2*8hz=(g1+g2)*exp(-j*w)-g1*exp(-2*j*w)./(1+(g1+g2-2)*exp(-j*w)+(1-g1)*exp(-2*j*w);%(0.