第7章 时序逻辑电路mm

1、第7章 时序逻辑电路7.1 时序逻辑电路的分析方法和设计思路时序逻辑电路的分析方法和设计思路7.2 集成计数器集成计数器7.3 寄存器寄存器7.4 555定时电路定时电路 了解时序逻辑电路的特点和一般分析方法；了解时序逻辑电路的特点和一般分析方法；熟悉同步、异步时序逻辑电路的特点；掌握计熟悉同步、异步时序逻辑电路的特点；掌握计数器、寄存器的电路的工作原理分析方法和步数器、寄存器的电路的工作原理分析方法和步骤，了解其功能、分类及使用方法；掌握常用骤，了解其功能、分类及使用方法；掌握常用标准中规模移位寄存器、计数器的逻辑功能与标准中规模移位寄存器、计数器的逻辑功能与使用方法；熟悉使用方法；熟悉55

2、5定时器构成三种电路的工定时器构成三种电路的工作特点、连接方法。作特点、连接方法。 7.1 时序逻辑电路的分析和设计思路时序逻辑电路的分析和设计思路 由于触发器是时序逻辑电路的基本单元，因此它在时由于触发器是时序逻辑电路的基本单元，因此它在时序逻辑电路中必不可少，有些类型的时序逻辑电路除了触序逻辑电路中必不可少，有些类型的时序逻辑电路除了触发器，还含有一些组合逻辑门。本章介绍的计数器、寄存发器，还含有一些组合逻辑门。本章介绍的计数器、寄存器与移位寄存器是时序逻辑电路的具体应用。器与移位寄存器是时序逻辑电路的具体应用。 在数字电路中，凡任何时刻电路的稳态输出，不仅和该在数字电路中，凡任何时刻电路

3、的稳态输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态者，时刻的输入信号有关，而且还取决于电路原来的状态者，都可以称为时序逻辑电路。这就是时序逻辑电路的定义或都可以称为时序逻辑电路。这就是时序逻辑电路的定义或者说是它的逻辑功能特点。者说是它的逻辑功能特点。1. 时序逻辑电路的特点时序逻辑电路的特点 时序逻辑电路的结构组成可以用图示的方框图来表时序逻辑电路的结构组成可以用图示的方框图来表示。图中示。图中X X代表输入信号，代表输入信号，Y Y代表输出信号，代表输出信号，Z Z代表存储电代表存储电路的输入信号，路的输入信号，Q Q代表存储电路的输出信号，同时也是组代表存储电路的输出信号

4、，同时也是组合逻辑电路的部分输入。合逻辑电路的部分输入。 从电路框图来看，时序逻辑电路均包含作为存储单元从电路框图来看，时序逻辑电路均包含作为存储单元的触发器。事实上，时序逻辑电路的状态，就是依靠触发的触发器。事实上，时序逻辑电路的状态，就是依靠触发器记忆和表示的，时序电路中可以没有组合逻辑电路，但器记忆和表示的，时序电路中可以没有组合逻辑电路，但不能没有触发器。不能没有触发器。 时序逻辑电路的种类繁多，在科研、生产、生活中完成时序逻辑电路的种类繁多，在科研、生产、生活中完成各种各样操作的例子也是千变万化、不胜枚举。通常时序各种各样操作的例子也是千变万化、不胜枚举。通常时序逻辑电路的类型有：逻

5、辑电路的类型有：2、时序逻辑电路的分类时序逻辑电路的分类（1）按功能可划分有计数器、寄存器、移位寄存器、读）按功能可划分有计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等。写存储器、顺序脉冲发生器等。（2）按电路中触发器状态变化是否同步可分为同步时序电）按电路中触发器状态变化是否同步可分为同步时序电路和异步时序电路。路和异步时序电路。（3）按输出信号的特性又可分为米莱型和莫尔型。）按输出信号的特性又可分为米莱型和莫尔型。（4）按能否编程又有可编程和不可编程时序电路之分。）按能否编程又有可编程和不可编程时序电路之分。（5）按集成度的不同还可分为小规模（）按集成度的不同还可分为小规模（S

6、SI）、中规模）、中规模（MSI）、大规模（）、大规模（LSI）和超大规模（）和超大规模（VLSI）之别。）之别。（6）按使用的开关元件类型可分有）按使用的开关元件类型可分有TTL型和型和CMOS型。型。驱动方程驱动方程 描述时序逻辑电路中输入变量与逻辑电路现态之间关系的描述时序逻辑电路中输入变量与逻辑电路现态之间关系的方程式称为驱动方程。方程式称为驱动方程。图示逻辑电路的驱动方程：图示逻辑电路的驱动方程：J0=K0=1 （悬空视为高电平（悬空视为高电平“1”）J1=K1=Q0J2=K2=Q0Q13、时序逻辑电路功能的描述时序逻辑电路功能的描述输出方程输出方程 描述时序逻辑电路中输出变量与输入

7、变量之间关系的方程描述时序逻辑电路中输出变量与输入变量之间关系的方程式称为输出方程。一般对米莱型电路分析时均需列出输出方式称为输出方程。一般对米莱型电路分析时均需列出输出方程，而对莫尔型时序电路则常常不需要列输出方程。图示电程，而对莫尔型时序电路则常常不需要列输出方程。图示电路属于莫尔型，所以无输出方程。路属于莫尔型，所以无输出方程。次态方程次态方程 描述时序逻辑电路输出次态与输入变量、电路现态之间关描述时序逻辑电路输出次态与输入变量、电路现态之间关系的方程式称为次态方程。图示电路的次态方程为：系的方程式称为次态方程。图示电路的次态方程为： n0n00n001n0QQKQJQn10n1n0n1

8、1n111n1QQQQQKQJQn2n1n0n2n1n0n22n221n2QQQQQQQKQJQ 将驱动方程代入各触发器特征方程即可得到次态方程。将驱动方程代入各触发器特征方程即可得到次态方程。 以图示时序逻辑电路为例说明分析步骤和方法：以图示时序逻辑电路为例说明分析步骤和方法：Q0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”确定时序逻辑电路的类型确定时序逻辑电路的类型1 时序逻辑电路中如果除时序逻辑电路中如果除CP时钟脉冲外，无其它输入信时钟脉冲外，无其它输入信号，就属于莫尔型，若有其它输入信号时为米莱型；各位号，就属于莫尔型，若有其它输入信号时为米莱型；各位触发器的时钟脉冲

9、共用同一个触发器的时钟脉冲共用同一个CP脉冲时称同步时序逻辑电脉冲时称同步时序逻辑电路，若不是用同一个路，若不是用同一个CP作为脉冲触发则称为异步时序逻辑作为脉冲触发则称为异步时序逻辑电路。显然，图示电路是电路。显然，图示电路是时序逻辑电路时序逻辑电路。4、 时序逻辑电路的基本分析方法时序逻辑电路的基本分析方法Q0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”写出电路相应方程式：写出电路相应方程式：2 对莫尔型电路而言，只需写出对莫尔型电路而言，只需写出时钟方程时钟方程、驱动方程驱动方程和和次次态方程态方程。驱动方程：驱动方程： 1 1 1221100KJKJKJ时钟方程：时钟方

10、程： n12QCPCPCP0n01QCP Q0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1” 次态方程：次态方程： n22n221n2QKQJQn00n001n0QKQJQn11n111n1QKQJQ 把驱动方程代入次态方程式中，可得到各位触发器的把驱动方程代入次态方程式中，可得到各位触发器的次态方程的最简形式：次态方程的最简形式：n21n2n11n1n01n0 QQQQQQ，Q0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1” 计数器计数前都要清零，让三位触发器均处于计数器计数前都要清零，让三位触发器均处于“ ”态时开态时开始始计数。由所得次态方程可知，各位触发器每

11、来一次计数脉冲计数。由所得次态方程可知，各位触发器每来一次计数脉冲状态都要翻转一次，其工作情况可用时序波形图来描述：状态都要翻转一次，其工作情况可用时序波形图来描述：Q0Q1Q2实现了二分频实现了二分频实现了四分频实现了四分频实现了八分频实现了八分频电路工作情况显电路工作情况显然是从三位二进然是从三位二进制数制数000计至计至111，共计共计8次完成一次完成一个循环。个循环。3 无论是时序波形图还是状态转无论是时序波形图还是状态转换真值表，都反映了该计数器是换真值表，都反映了该计数器是从状态从状态000开始计数，每来一个开始计数，每来一个计数脉冲，二进制数值便加计数脉冲，二进制数值便加1，输入

12、第输入第8个计数脉冲时个计数脉冲时。作为整体，该电路可称为作为整体，该电路可称为加加计数器计数器 、或、或加计数器。加计数器。作状态转换真值表作状态转换真值表 异步计数器总是用低位输出推动相邻高位触发器，因此异步计数器总是用低位输出推动相邻高位触发器，因此3个触发器的状态只能依次翻转，不能同步。异步计数器结个触发器的状态只能依次翻转，不能同步。异步计数器结构简单，但计数速度较慢。构简单，但计数速度较慢。nnnQQQ012作状态转换图作状态转换图4111110101100000001010011表示各位触发器表示各位触发器输出数字的排序输出数字的排序各位触发器输出各位触发器输出二进制数的顺序二进

13、制数的顺序称为称为 从状态转换图中又可直观地看到计数器计数的顺序及从状态转换图中又可直观地看到计数器计数的顺序及“”数。由于该计数器循环体中的数。由于该计数器循环体中的8个二进制数就是三位触发器输个二进制数就是三位触发器输出组合的全部，因此在计数开始前不清零就工作时，也可以出组合的全部，因此在计数开始前不清零就工作时，也可以由任何一个状态进入有效循环体。我们把这种由任何一个状态进入有效循环体。我们把这种能够在启动后能够在启动后自动进入有效循环体的能力称为自动进入有效循环体的能力称为。 由此可判断出，该时序逻辑电路为一个具有自启动能力的由此可判断出，该时序逻辑电路为一个具有自启动能力的模模8加计

14、数器。加计数器。归纳时序逻辑电路的分析步骤归纳时序逻辑电路的分析步骤 从上述例子可以归纳出时序逻辑电路的一般分析步骤：从上述例子可以归纳出时序逻辑电路的一般分析步骤：确定时序逻辑电路的类型。确定时序逻辑电路的类型。根据电路中各位触发器是否根据电路中各位触发器是否采用同一个时钟脉冲采用同一个时钟脉冲CP进行触发，可判断电路是同步时序进行触发，可判断电路是同步时序逻辑电路还是异步时序逻辑电路；根据时序逻辑电路除逻辑电路还是异步时序逻辑电路；根据时序逻辑电路除CP端子外是否还有输入信号判断电路是米莱型还是莫尔型端子外是否还有输入信号判断电路是米莱型还是莫尔型。写出已知时序逻辑电路的各相应方程。写出已

15、知时序逻辑电路的各相应方程。包括驱动方程、包括驱动方程、次态方程、输出方程次态方程、输出方程(莫尔型电路不包含输出方程莫尔型电路不包含输出方程)。当所分。当所分析电路属于析电路属于异步异步时序逻辑电路时，还需写出各位触发器的时序逻辑电路时，还需写出各位触发器的时钟方程。时钟方程。绘制状态转换真值表或状态转换图。绘制状态转换真值表或状态转换图。依据是第依据是第2步所写出步所写出的各种方程。的各种方程。指出时序逻辑电路的功能。指出时序逻辑电路的功能。主要根据状态转换真值表或主要根据状态转换真值表或状态转换图的结果。状态转换图的结果。对图示时序逻辑电路对图示时序逻辑电路进行分析，写出其功进行分析，写

16、出其功能真值表。能真值表。 你能正确判断出什你能正确判断出什么是米莱型时序逻辑么是米莱型时序逻辑电路和莫尔型时序逻电路和莫尔型时序逻辑电路吗？辑电路吗？ 如何区分同步时序如何区分同步时序逻辑电路和异步时序逻辑电路和异步时序逻辑电路？逻辑电路？ 试述时序逻辑电试述时序逻辑电路的分析步骤？路的分析步骤？ 计数器的种类很多。按其工作方式可分为同步计数器和计数器的种类很多。按其工作方式可分为同步计数器和异步计数器；按其进位制可分为二进制计数器、十进制计异步计数器；按其进位制可分为二进制计数器、十进制计数器和任意进制计数器；按其功能又可分为加法计数器、数器和任意进制计数器；按其功能又可分为加法计数器、减

17、法计数器和加减法计数器和加/减可逆计数器等。减可逆计数器等。 计数器中的计数器中的“”是用触发器的状态组合来表示的是用触发器的状态组合来表示的，在，在计计数脉冲作用下使一组触发器的状态逐个转换成不同的状态数脉冲作用下使一组触发器的状态逐个转换成不同的状态组合来表示数的增加或减少，即可达到计数的目的。计数组合来表示数的增加或减少，即可达到计数的目的。计数器在运行时，所经历的器在运行时，所经历的状态是周期性的，总是在有限个状状态是周期性的，总是在有限个状态中循环态中循环，通常将一次循环所包含的状态总数称为计数器，通常将一次循环所包含的状态总数称为计数器的的“”。7.2 集成计数器集成计数器 当时序

18、逻辑电路的触发器位数为当时序逻辑电路的触发器位数为n，电路状态按二进制数，电路状态按二进制数的自然态序循环，经历的自然态序循环，经历2n个独立状态时，称此电路为二进个独立状态时，称此电路为二进制计数器。制计数器。Q0JKQQF1CQ2JKQQF0CRDJKQQF2C上图所示中，三个上图所示中，三个JK触发器构成一个触发器构成一个“模模8”二进制计数器。二进制计数器。触发器触发器F0用时钟脉冲用时钟脉冲CP触发，触发，F1用用Q0触发，触发，F2用用Q1触发；触发；三位三位JK触发器均接成触发器均接成触发器触发器让输入端恒为让输入端恒为；计数器计数状态下清零端应悬空为计数器计数状态下清零端应悬空

19、为“ ”。Q1“1”1、二进制计数器、二进制计数器 Q0 Q1 Q2 Q3 CP D C D C D C D C Q Q Q Q Q Q Q Q F0 F1 F2 F3 RD CP Q0 Q1 Q2 Q3 图中各位触发器均为上升沿触发的图中各位触发器均为上升沿触发的D触发器。由于各触发器。由于各位位D触发器的输入触发器的输入D端与它们各自输出的端与它们各自输出的非非联在一起，所以，联在一起，所以，F0在每一个时钟脉冲上升沿到来时翻转一次。在每一个时钟脉冲上升沿到来时翻转一次。 F1在在Q0由由1变变0时时翻转，翻转， F2在在Q1由由1变变0时翻转，时翻转， F3在在Q2由由1变变0时翻转。时

20、翻转。用用D触发器构成的异步四位二进制加计数器触发器构成的异步四位二进制加计数器 CP J C K J C K J C K & 1 & Q Q Q Q Q Q Q0 Q1 Q2 F0 F1 F2 RD 三个三个JK触发器都接成触发器都接成T触发器，连接同一个触发器，连接同一个CP，且前，且前一级输出作为后一级输入，试分析电路功能。一级输出作为后一级输入，试分析电路功能。 各位触发器共用一个各位触发器共用一个CP，因此是同步时序逻辑电路；该，因此是同步时序逻辑电路；该电路除电路除CP端子没有其他端子，因此是莫尔型时序电路，结端子没有其他端子，因此是莫尔型时序电路，结论：同步的莫尔型时序逻辑电路。

21、论：同步的莫尔型时序逻辑电路。判断该时序逻辑电路的类型判断该时序逻辑电路的类型1写出电路的驱动方程和次态方程写出电路的驱动方程和次态方程2驱动方程：驱动方程：100 KJ011QKJ0122QQKJ驱动方程代入各位触发器特征方程可得次态方程为：驱动方程代入各位触发器特征方程可得次态方程为：n01n0QQ10101n1QQQQQ2012011n2QQQQQQQ根据次态方程填写状态转换真值表根据次态方程填写状态转换真值表3CPQ2Q1Q0Q2n+1Q1n+1Q0n+110000012001010301001140111005100101610111071101118111000根据状态转换真值表画

22、出状态转换图根据状态转换真值表画出状态转换图nnnQQQ012111110101100000001010011 由状态转换真值表可判由状态转换真值表可判断出该电路是一个断出该电路是一个同步模同步模8的二进制的二进制加加计数器。计数器。指出电路功能指出电路功能4 日常生活中人们习惯于十进制的计数规则，当利用计数日常生活中人们习惯于十进制的计数规则，当利用计数器进行十进制计数时，就必须构成满足十进制计数规则的器进行十进制计数时，就必须构成满足十进制计数规则的电路。十进制计数器是在二进制计数器的基础上得到的，电路。十进制计数器是在二进制计数器的基础上得到的，因此也称为因此也称为二二十进制计数器十进制

23、计数器。2、十进制计数器、十进制计数器 用用四位二进制代码可以表示一位十进制数四位二进制代码可以表示一位十进制数，如最常用的，如最常用的8421BCD码码。8421BCD码对应十进制数时只能从码对应十进制数时只能从0000取到取到1001来表示十进制的来表示十进制的09十个数码，而后面的十个数码，而后面的10101111六六个个8421BCD代码则在对应的十进制数中不存在，称它们为代码则在对应的十进制数中不存在，称它们为。因此，采用。因此，采用8421BCD码计数时，计至第十个时钟码计数时，计至第十个时钟脉冲时，十进制计数器的输出应从脉冲时，十进制计数器的输出应从“1001”跳变到跳变到“00

24、00”，完成一次十进制数的，完成一次十进制数的。以十进制同。以十进制同步加计数器为例，下面介绍这类逻辑电路的工作原理。步加计数器为例，下面介绍这类逻辑电路的工作原理。 Q0 Q1 Q2 Q3 1 CP J C K J C K J C K & & J C K & & Q Q Q Q Q Q Q Q F0 F1 F2 F3 RD Q0 Q1 Q2 Q3 1 CP J C K J C K J C K & & J C K & & Q Q Q Q Q Q Q Q F0 F1 F2 F3 RD 图示同步十进制计数器由四位图示同步十进制计数器由四位JK触发器及四个与门所构触发器及四个与门所构成。成。首先由电

25、路结构写出各位触发器的驱动方程和次态方首先由电路结构写出各位触发器的驱动方程和次态方程如下：程如下：驱动方程驱动方程03012301220103100,1QKQQQJQQKJQKQQJKJ次态方程次态方程30321013210210121013011010QQQQQQQQQQQQQQQQQQQQQQnnnn由次态方程可写出同步十进制计数器的状态转换真值表：由次态方程可写出同步十进制计数器的状态转换真值表：100000001200010010300100011400110100501000101601010110701100111801111100910001001101001回零进位无效码10

26、1010111011010011001101110101001110111111110100由状态转换真值表可画出该计数器的状态转换图如下：由状态转换真值表可画出该计数器的状态转换图如下：1010101111011100000000010010001101001111100110000111011001011110Q3Q2Q1Q0有效循环体无效码无效码无效码 观察状态转换图可知，该计数器如果在计数开始时处在观察状态转换图可知，该计数器如果在计数开始时处在无效码状态，可自行进入有效循环体，具有无效码状态，可自行进入有效循环体，具有。 重述自启动能力：指时序逻辑电路中某计数器中的无效重述自启动能力

27、：指时序逻辑电路中某计数器中的无效状态码，若在开机时出现，不用人工或其它设备的干预，状态码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效状态码不再计数器能够很快自行进入有效循环体，使无效状态码不再出现的能力。出现的能力。 计数器在控制、分频、测量等电路中应用非常广泛，所计数器在控制、分频、测量等电路中应用非常广泛，所以具有计数功能的集成电路种类较多。常用的集成芯片有以具有计数功能的集成电路种类较多。常用的集成芯片有74LS161、74LS90、74LS197、74LS160、74LS92等。我们等。我们将以将以74LS161、74LS90为例，介绍集成计数

28、器芯片电路的为例，介绍集成计数器芯片电路的功能及正确的使用方法功能及正确的使用方法。3、集成制计数器及其应用、集成制计数器及其应用 CPB R01 R02 NC UCC S91 S92 14 13 12 11 10 9 8 7 4 L S 9 0 1 2 3 4 5 6 7 CPA NC QA QD GND QB QC 集成计数器集成计数器74LS90共有共有14个管个管脚。其中管脚脚。其中管脚1和和14是五进制计数是五进制计数器的时钟脉冲输入端；管脚器的时钟脉冲输入端；管脚2和和3是是直接清零端；管脚直接清零端；管脚 6和和7是直接置是直接置1端；管脚端；管脚4和和13是空脚；管脚是空脚；管

29、脚5是电是电源端；管脚源端；管脚10是是“地地”端；管脚端；管脚12是二进制输出端；管脚是二进制输出端；管脚8、9、11是是由低位到高位排列的五进制计数器由低位到高位排列的五进制计数器的输出端。的输出端。 集成计数器集成计数器74LS90构成构成2-5-10进制计数器的方法如下：进制计数器的方法如下：1脚脚CPB作为时钟脉冲输入端，作为时钟脉冲输入端，QD、QC、QB作为输出端，有效作为输出端，有效状态为状态为000、001、010、011、100，可构成一个，可构成一个 S91S92QCCPACPBR01R02UCC5VQBQDQA空GND空构成构成的方法有两种：的方法有两种：14脚作为脚作

30、为CP输入端时，输输入端时，输出端由高到低的排列顺序为出端由高到低的排列顺序为QDQA，构成一个，构成一个二二十进制计数器；十进制计数器；1脚作为脚作为CP输入端，输出为输入端，输出为QAQD时可构成一个时可构成一个二二十进制计数器。如下图所示：十进制计数器。如下图所示： S91S92QCCPACPBR01R02UCC5VQBQDQA空GND空14脚脚CPA作为时钟脉冲输入端，作为时钟脉冲输入端，12脚脚QA作为输出端，可构成作为输出端，可构成一个一位一个一位60进制计数器进制计数器 CP 74LS90(个位) 74LS90(十位) S91 S92 R01 R02 S91 S92 R01 R0

31、2 QA QB QC QD QA QB QC QD CPA CPB CP1 CPB CP 74LS90(个位) 74LS90(十位) QA QB QC QD QA QB QC QD S91 S92 R01 R02 S91 S92 R01 R02 CPA CPA CPB CPB 1 & 集成计数器集成计数器74LS90的功能扩展：的功能扩展：1099任意计数任意计数64进制计数器进制计数器利用两片利用两片74LS90构成个位片和十位片，采用预置数法和构成个位片和十位片，采用预置数法和(上图示上图示)(下图示下图示)可构成可构成1099任意进制计数器任意进制计数器74LS90集成电路芯片的功能真值

32、表集成电路芯片的功能真值表RO1 RO2 S91 S92 CPA CPBQD QC QB QA1 1 0 0 0 0 01 1 0 0 0 0 0 1 1 1 0 0 1 0 0 0二进制计数二进制计数 0 0 0 五进制计数五进制计数0 0 Q08421BCD码十进制计数码十进制计数0 0 Q1 5421BCD码十进制计数码十进制计数74LS161是是16脚的集成二进制同步计数器，具有以下功能：脚的集成二进制同步计数器，具有以下功能：2、同步并行预置数；、同步并行预置数；3、计数；、计数；4、保持；、保持；1、异步清零；、异步清零；其中其中CO为进位输出端。为进位输出端。01111Cr清清

33、零零0111LD预预 置置 0 01 1P T使使 能能CP时时 钟钟 d3 d2 d1 d0 D C B A预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保保 持持计计 数数QD QC QB QA输输 出出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数41235671516CP ABCGNDQDQCQBUcc891011121413CrDDLPTQACO 74LS161利用利用清零端清零端或或置数端置数端可构成可构成N进制计数器进制计数器。下。下图所示为用一片图所示为用一片74LS161构成构成12进制计数器的两种方法

34、：进制计数器的两种方法： 1 1 & 1 (a) 用用异异步步清清零零端端 CR 归归零零 (b) 用用同同步步置置数数端端 LD 归归零零 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP CP & 1 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP CP 将状态将状态1100反馈到清零端反馈到清零端将状态将状态1011预置到清零端预置到清零端 上述两种方法的比较：上述两种方法的比较： CP Q0 Q1 Q2 Q3 CP Q0 Q1 Q2 Q3 (a) 用用异异步步归归零零法法构构成

35、成的的十十二二进进制制计计数数器器的的波波形形 (b) 用用同同步步归归零零法法构构成成的的十十二二进进制制计计数数器器的的波波形形 异步归零异步归零构成十二构成十二进制计数器，从状态进制计数器，从状态0000开始计数，计到开始计数，计到状态状态1011时，再来一时，再来一个个CP计数脉冲，电路计数脉冲，电路不是立即归零，而是不是立即归零，而是先转换到状态先转换到状态1100，借助借助1100的译码使电的译码使电路归零，因此这种归路归零，因此这种归零方法存在一个极短零方法存在一个极短暂的过渡状态暂的过渡状态1100。 同步归零同步归零构成的十构成的十二进制计数器，从状二进制计数器，从状态态00

36、00开始计数，计开始计数，计到状态到状态1011时，再来时，再来一个一个CP计数脉冲，电路立即归零。显然，这种归零方法不存在过计数脉冲，电路立即归零。显然，这种归零方法不存在过渡状态渡状态1100。用用74LS161构成构成256进制进制计数器进制进制计数器 低位片由于低位片由于CTT、CTP、清零端和置数端均为、清零端和置数端均为1而在而在CP脉冲脉冲到来时开始计数，计数到到来时开始计数，计数到1111时，由时，由CO端输出一个高电平，使端输出一个高电平，使高位片的高位片的CTT、CTP同时为同时为1，这时高位片计数一次。之后低位，这时高位片计数一次。之后低位片归零，重新从片归零，重新从00

37、00开始计数，而进位端开始计数，而进位端CO不再有进位致使不再有进位致使高位片的高位片的CTT、CTP为零，高位片不会计数，直到低位片又计满为零，高位片不会计数，直到低位片又计满进位时才会重新推动高位片再计数一次，依此类推，直至计数进位时才会重新推动高位片再计数一次，依此类推，直至计数至至256，两片计数器同时归零，开始第二个循环计数。，两片计数器同时归零，开始第二个循环计数。 1 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP CP 1 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP C

38、P 1 1 1 256 进进制制计计数数器器 1616=256用用74LS161构成构成60进制计数器进制计数器 低位片计数至低位片计数至1111时推动高位片计数一次，当时推动高位片计数一次，当CP脉冲计数脉冲计数至第至第60次时，高位片计数至次时，高位片计数至0011为为316=48、低位片计数至、低位片计数至1100等于等于12，高位片和低位片数据输出端的四个，高位片和低位片数据输出端的四个1送入与非门，送入与非门，与非门与非门“全全1出出0”，给两芯片的清零端同时送入一个低电平，给两芯片的清零端同时送入一个低电平，使两片计数器同时清零，重新开始第二个循环计数。使两片计数器同时清零，重新开

39、始第二个循环计数。 1 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP CP 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP 1 1 & 60 进制计数器进制计数器 1 74LS161(个位) Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP CP 74LS161(十位) Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP 1 8421 码码 60 进进制制计计数数器器 & & 1 用用74LS161构成构成8

40、421码码60进制计数器进制计数器 个位片计数至个位片计数至1010时异步归零，从时异步归零，从0开始第二个循环计数，开始第二个循环计数，第二个循环计数开始时个位片的清零端由于第二个循环计数开始时个位片的清零端由于“有有0出出1”而对十而对十位片的位片的CP端产生一个上升沿，因此推动十位片计数一次；当端产生一个上升沿，因此推动十位片计数一次；当个位片计数至第个位片计数至第20次、次、30次、次、40次、次、50次时，均会推动十位片次时，均会推动十位片计数一次，当第计数一次，当第60个时钟脉冲到来时，个位片计至个时钟脉冲到来时，个位片计至1010，十位，十位片计至片计至0110，它们将同时清零，

41、重新第二个循环计数。，它们将同时清零，重新第二个循环计数。 1 74LS161(个位) Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP CP 74LS161(十位) Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP 1 1 & 8421 码码 24 进进制制计计数数器器 & & 用用74LS161构成构成8421码码24进制计数器进制计数器 个位片计数至个位片计数至1010时异步归零，从时异步归零，从0开始第二个循环计数，开始第二个循环计数，第二个循环计数开始时个位片的清零端由于第二个循环计数开始时个位片的清零端由于

42、“有有0出出1”而对十而对十位片的位片的CP端产生一个上升沿，因此推动十位片计数一次；当端产生一个上升沿，因此推动十位片计数一次；当个位片计数至第个位片计数至第20次时，又会推动十位片计数一次，当第次时，又会推动十位片计数一次，当第24个个时钟脉冲时钟脉冲CP到来时，个位片计至到来时，个位片计至0100，十位片计至，十位片计至0010，这，这两个两个1同时送入与非门，使两片同时清零，重新第二个循环计同时送入与非门，使两片同时清零，重新第二个循环计数。数。 何谓计数器的何谓计数器的“自启动自启动”能力能力？ 试用试用74LS90集成计数器集成计数器构成一个十二进制计数构成一个十二进制计数器，要求

43、用反馈预置数器，要求用反馈预置数法实现。法实现。 试用试用74LS161集成集成计数器构成一个计数器构成一个六十进制计数器六十进制计数器，要求用反馈清，要求用反馈清零法实现。零法实现。 数字电路中用来数字电路中用来存放二进制数代码存放二进制数代码的电路称为寄存器。的电路称为寄存器。 寄存器是计算机的重要部件，通常由具有存储功能的多位寄存器是计算机的重要部件，通常由具有存储功能的多位触发器组合起来构成。单独一位触发器可存储触发器组合起来构成。单独一位触发器可存储1个二进制代个二进制代码，存放码，存放n个二进制代码的寄存器，需用个二进制代码的寄存器，需用n位触发器来构成。位触发器来构成。 按照功能

44、的不同，可将寄存器分为按照功能的不同，可将寄存器分为数码寄存器数码寄存器和和移位寄移位寄存器存器两大类。数码寄存器只能并行送入数据，需要时也只两大类。数码寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可并行输入、串行输出，也可以串行输入、串行输出，还可并行输入、串行输出，串行输入、并行输出，应用十分灵活，用途也很广。串行输入、并行输出，应用十分灵活，用途也很广。7.3 寄存器寄存器

45、012310111213DDDDQQQQnnnn异步复位端为异步复位端为低电平时，寄低电平时，寄存器清零。存器清零。D触发器构成的四位寄存器触发器构成的四位寄存器D2 Q3D3 D1 D0CPQ2Q1Q0R异步复位端为异步复位端为高电平时：无高电平时：无CP脉冲到来脉冲到来寄存器保持原寄存器保持原态，态，CP上升上升沿到来后存入沿到来后存入数码。数码。 即：无论寄存器中原来的内容是什么，只要送数控制时即：无论寄存器中原来的内容是什么，只要送数控制时钟脉冲钟脉冲CP上升沿到来，加在并行数据输入端的数据上升沿到来，加在并行数据输入端的数据D3D0将立即被送入进寄存器中，有：将立即被送入进寄存器中，

46、有：输出不变输出不变1、数码寄存器、数码寄存器2、 移位寄存器移位寄存器 在存数操作之前，先将各个触发器清零。当出现第在存数操作之前，先将各个触发器清零。当出现第1个移个移位脉冲位脉冲CP时，待存数码的最高位和时，待存数码的最高位和4个触发器的数码同时个触发器的数码同时右移右移1位，即待存数码的最低位存入位，即待存数码的最低位存入Q0，而寄存器原来所存，而寄存器原来所存数码的最高位从数码的最高位从Q3输出；出现第输出；出现第2个移位脉冲时，待存数码个移位脉冲时，待存数码的次低位和寄存器中的的次低位和寄存器中的4位数码又同时右移位数码又同时右移1位。依此类推位。依此类推，在，在4个移位脉冲作用下

47、，寄存器中的个移位脉冲作用下，寄存器中的4位数码同时右移位数码同时右移4次次，待存的，待存的4位数码便可存入寄存器。位数码便可存入寄存器。 1D C 1D C 1D C 1D C FF0 FF1 FF2 FF3 Q Q Q Q Q0Q1Q2Q3串行输入端串行输入端串行输出端串行输出端 1D C 1D C 1D C 1D C FF0 FF1 FF2 FF3 Q0Q1Q2Q3QCrQCrQCrQCr双向移位寄存器右移移位工作过程演示双向移位寄存器右移移位工作过程演示右移输入端右移输入端右移输出端右移输出端双向移位寄存器右移移位状态转换真值表双向移位寄存器右移移位状态转换真值表 1D C 1D C

48、1D C 1D C FF0 FF1 FF2 FF3 Q0Q1Q2Q3QCrQCrQCrQCr双向移位寄存器左移移位工作过程演示双向移位寄存器左移移位工作过程演示左移输出端左移输出端左移输入端左移输入端双向移位寄存器左移移位状态转换真值表双向移位寄存器左移移位状态转换真值表常用的寄存器芯片有四位双稳锁存器常用的寄存器芯片有四位双稳锁存器74LS77、CC4042和和CC40194；八位双稳锁存器；八位双稳锁存器74LS100；六位寄存器；六位寄存器74LS174等。其中锁存器属于等。其中锁存器属于，在送数状态下，输入端送，在送数状态下，输入端送入的数据电位不能变化，否则将发生入的数据电位不能变化

49、，否则将发生“空翻空翻”。下图所示。下图所示是四位双向移位寄存器是四位双向移位寄存器CC40194的管脚引线排列图：的管脚引线排列图：41235671516DSRD0D1D2VSSQ3Q2VDD891011121413D3S0DSLS1Q1Q0Cr移位寄存器不仅具移位寄存器不仅具有普通寄存器存储有普通寄存器存储二进制代码的功能，二进制代码的功能，还可以实现数据的还可以实现数据的串行与并行之间的串行与并行之间的相互转换，为数据相互转换，为数据处理提供一个合适处理提供一个合适的传输方式的传输方式 CC40194双双向移位寄存器向移位寄存器内部有四个双内部有四个双稳触发器，共稳触发器，共用一个时钟脉

50、用一个时钟脉冲输入端冲输入端CP，上升沿触发。上升沿触发。 CC40194(或或74LS194)是典型的双向移位寄存器芯片。逻是典型的双向移位寄存器芯片。逻辑电路通常由辑电路通常由4位上升沿位上升沿(或下降沿或下降沿)触发的触发器和触发的触发器和4选选1数数据选择器的输入控制电路组成。据选择器的输入控制电路组成。移位寄存器的工作性能移位寄存器的工作性能41235671516DRABCGNDQ DQCUCC891011121413DS0DLS1QBQACr来一个低脉冲，无来一个低脉冲，无论电路状态如何，论电路状态如何，输出均刷新为输出均刷新为 ，异步清零功能异步清零功能时钟脉冲无上升沿时钟脉冲无

51、上升沿到来时，移位寄存到来时，移位寄存器输出状态不变。器输出状态不变。静态保持功能静态保持功能S1S0=00时，在时，在CP作用下，各触发器作用下，各触发器次态等于原态。次态等于原态。动态保持功能动态保持功能S1S0=11时，在时，在CP作用下，并行输入作用下，并行输入数据端数据端ABCD被送被送入寄存器，输出次入寄存器，输出次态等于输入态等于输入A B C D并行输入功能并行输入功能S1S0=01时，在移位时，在移位脉冲上升沿作用下，脉冲上升沿作用下，电路完成右移移位过电路完成右移移位过程。程。右移移位功能右移移位功能 S1S0=10时，在移位脉冲上升沿作用下，电时，在移位脉冲上升沿作用下，

52、电路完成左移移位过程。路完成左移移位过程。左移移位功能左移移位功能显然，显然，74LS194芯片功能有异步清零、芯片功能有异步清零、静态保持、动态保持、并行输入、左移移静态保持、动态保持、并行输入、左移移位和右称移位位和右称移位六项功能六项功能Q0Q1Q2Q3001000014、移位寄存器的应用、移位寄存器的应用（1）构成环形计数器）构成环形计数器移位寄存器的移位寄存器的D0和和Q3相连可构成工作时序为相连可构成工作时序为1的环形计数器的环形计数器1DFF01DFF11DFF21DFF3D0D2D1D3Q0Q1Q2Q3N位移位寄存器可以计位移位寄存器可以计n个数，实现个数，实现模模n计数器计数

53、器。状态。状态为为1的输出端的序号等于计数脉冲的个数，移位寄存器构成环的输出端的序号等于计数脉冲的个数，移位寄存器构成环形计数器时通常不需要译码电路。形计数器时通常不需要译码电路。010010001DFF01DFF11DFF21DFF3D0D2D1D3Q0Q1Q2Q341235671516DRABCGNDQ DUCC891011121413DS0DLS1QACrQBQC启动信号启动信号Q0Q1Q2Q310 0 00 1移位寄存器移位寄存器构成环形计构成环形计数器时，正数器时，正常工作过程常工作过程中清零端状中清零端状态始终为态始终为1。根据起始状态设置的不同，在输入计数脉冲根据起始状态设置的不

54、同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个的作用下，环形计数器的有效状态可以循环移位一个1，也，也可以循环移位一个可以循环移位一个0。即当连续输入。即当连续输入CP脉冲时，环形计数器脉冲时，环形计数器中各个触发器的中各个触发器的Q端或端或Q端，将轮流地出现矩形脉冲。端，将轮流地出现矩形脉冲。74LS194构成的四位环形计数器构成的四位环形计数器Q0Q1Q3Q2四位环形计数器波形图四位环形计数器波形图 四位移位寄存器的循环状态一般有四位移位寄存器的循环状态一般有16个，但构成环形计个，但构成环形计数器后只能从这些循环时序中选出一个来工作，这就是环数器后只能从这些循环时序

55、中选出一个来工作，这就是环形计数器的工作时序，也称为正常时序或形计数器的工作时序，也称为正常时序或有效时序有效时序。其它。其它末被选中的循环时序称为异常时序或无效时序。例如上述末被选中的循环时序称为异常时序或无效时序。例如上述分析的环形计数器只循环一个分析的环形计数器只循环一个“1”，因此不用经过译码就，因此不用经过译码就可可从各位触发器的从各位触发器的Q端得到顺序脉冲输出。端得到顺序脉冲输出。（2）构成扭环形计数器）构成扭环形计数器环形计数器是从环形计数器是从Q3端反馈到端反馈到D端，而扭环形计数器则是端，而扭环形计数器则是从从Q3端反馈到端反馈到D端。从端。从Q3端扭向端扭向Q3端，故得端

56、，故得名称。扭环型名称。扭环型计数器也称约翰逊计数器。计数器也称约翰逊计数器。FF0Q0FF1Q1FF2Q2FF3Q3D0D1D2D3Q0Q1Q2Q300001000110011100001001101111111 扭环形计数器有扭环形计数器有2n个有效状态个有效状态，其余为无效状态，存在自，其余为无效状态，存在自行启动问题。附加适当反馈逻辑可使约翰逊计数器自行启行启动问题。附加适当反馈逻辑可使约翰逊计数器自行启动。具体原则就是使非工作时序中的状态向正常时序过渡。动。具体原则就是使非工作时序中的状态向正常时序过渡。nnnnQQQQ3210Q0 Q1 Q2 Q3 D0 D1 D2 D31D C1

57、1D C11D C11D C1CP0 Q1 Q2 Q3Q&FF0FF1FF2FF3逻辑电路图逻辑电路图0000100011001110111101110011000110011101010110110110001010100100无效状态总能进入有效循环体，有无效状态总能进入有效循环体，有自启动能力自启动能力FF0Q0FF1Q1FF2Q2FF3Q3D0D1D2D3（3）伪随机序列发生器）伪随机序列发生器 伪随机序列发生器也属于计数器的一种类型，其输出状态伪随机序列发生器也属于计数器的一种类型，其输出状态组合除全组合除全0状态外，其它状态均在输出中出现，因其输出状状态外，其它状态均在输出中出现，

58、因其输出状态出现的顺序在统计上十分近似于随机白噪声，故称为伪随态出现的顺序在统计上十分近似于随机白噪声，故称为伪随机序列发生器。机序列发生器。 图示电路是一个四位伪随机序列发生器。电路的构成主要图示电路是一个四位伪随机序列发生器。电路的构成主要是反馈逻辑电路的确定，通常采用异或门，反馈电路输入信是反馈逻辑电路的确定，通常采用异或门，反馈电路输入信号的选择根据移位寄存器的位数决定。输出相同时伪随机序号的选择根据移位寄存器的位数决定。输出相同时伪随机序列的反馈电路不是唯一的。列的反馈电路不是唯一的。如何用如何用JKJK触发器构触发器构成一个赣移位寄存成一个赣移位寄存器？器？ 相同位数的触发器下，移

59、相同位数的触发器下，移位寄存器构成的环形计数器位寄存器构成的环形计数器和扭环形计数器的有效循环和扭环形计数器的有效循环数相同吗？各为多少？数相同吗？各为多少？环形计数器初态的环形计数器初态的设置可以有哪几种？设置可以有哪几种？什么是寄存器的并什么是寄存器的并行输入？串行输入？行输入？串行输入？并行输出？串行输并行输出？串行输出？出？数码寄存器和移位数码寄存器和移位寄存器有什么区别？寄存器有什么区别？7.4 555定时电路定时电路3个个5k电电阻串起来构阻串起来构成分压器，成分压器，555定时器定时器名称也由此名称也由此而得而得。71 THCOTR+UDDOUT5k 5k 5k1 25 68 4

60、3R + + C1 + + C2 DQQRSUSS1 U+U-U+U-TQ两个集成运放构两个集成运放构成的电压比较器成的电压比较器C1的反相端的反相端和和C2的同相端的同相端均与均与相接。相接。低电平低电平触发端触发端高电平高电平触发端触发端电压电压控制端控制端清零端，正常工清零端，正常工作时为作时为“ ”416V负电源负电源“”端端N沟道沟道放电开关管放电开关管放电端放电端RS触发器触发器推拉式推拉式输出级输出级电路电路输出端输出端1、电路的组成、电路的组成 555定时器是一种功能强大的模拟数字集成混合电路，定时器是一种功能强大的模拟数字集成混合电路，集成芯片共有集成芯片共有8脚：脚：1脚是