基于VHDL的DDS实现及仿真

1、基于VHDL的DDS实现与仿真（宜宾学院物理与电子工程学院2011级2班 段艳婷 110302034）摘要：本文论述了直接数字频率合成技术（DDS）的信号发生器的设计与实现。本设计以DDS芯片Cyclone ：EP2C5T144C8为频率合成器，以AVR单片机ATmega16为进程控制和任务调度核心，用AD603实现增益控制（AGC）和功率放大，串行数模转换器（D/A）MAX531实现方波占空比调节，并用LCD12864液晶显示及键盘构成幅度、频率、方波占空比均可调的函数信号发生器。本文分析了DDS的设计原理，基于VHDL语言进行系统建模，对DDS进行参数设计，实现了可重构的IP核，能够根据需

2、要方便的修改参数以实现器件的通用性。同时利用Quartus 编译平台完成一个具体DDS芯片的设计，详细阐述了基于VHDL编程的DDS设计方法步骤。针对DDS频率转换时间短，分辨率高等优点,提出了基于FPGA芯片设计DDS系统的方案。该方案利用Altera公司的Quartus 开发软件,完成DDS核心部分即相位累加器和RAM查找表的设计,可得到相位连续、频率可变的信号，并通过单片机配置FPGA的E2 PROM完成对DDS硬件的下载,最后完成每个模块与系统的时序仿真。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。直接数字频率合成信号发生器关

3、键字：DDS，Cyclone ，Quartus ，FPGA中图分类号：TN正文：目录第一章、 绪论1.1 DDS引言1.2 直接数字合成器的概念及其发展1.3 DDS技术在国内研究状况及其发展趋势1.4 频率合成器的种类与技术发展趋势1.5 DDS优势1.6 课题主要研究内容和技术要求第二章、 超大规模集成电路设计介绍2.1 引言2.1.1 EDA技术的含义及其特点2.1.2 EDA技术的主要内容2.2 大规模可编程逻辑器件2.2.1 FPGA的介绍2.2.2 CPLD的介绍2.2.3 FPGA与CPLD的区别2.3 硬件描述语言（HDL）2.3.1 VHDL简介2.3.2 VHDL主要特点2

4、.3.3 VHDL语言的优势2.4 软件开发工具第三章、 DDS工作原理和主要特点3.1 DDS的基本工作原理3.2 DDS的主要特点3.3 DDS建模第四章、 用VHDL来编程实现和仿真4.1 VHDL编程实现4.1.1 32位加法器的VHDL实现程序4.1.2 32位加法器的生成模块4.1.3 32位寄存器的VHDL实现4.1.4 32位寄存器的生成模块4.1.5 波形数据ROM的VHDL实现4.1.6 波形数据ROM的生成模块4.1.7 整形模块设计4.2 用Quartus 进行DDS仿真4.2.1 Quartus 软件简介4.2.2 用Quartus 的仿真步骤和图像4.2.3 注意事

5、项第五章、 设计相关数据处理与图像分析5.1 电路原理图5.2 仿真波形图5.3 数据验证5.4 波形毛刺儿的分析及消除第六章、 结束语5.1 总结5.2 参考文献5.3 致谢5.4 附录第一章 绪论1.1、DDS引言频率合成技术是将一个（或多个）基准频率变换成另一个（或多个）合乎质量要求的所需频率的技术。在通信、雷达、导航、电子侦察、干扰等众多领域都有应用。随着各种频率合成器和频率合成方案的出现，频率合成技术得到了不断地发展。1971年3月美国学者J.Tierncy，C.M.Rader和B.Gold首次提出了直接数字频率合成（DDSDirect Digital Synthesis）技术。这是

6、一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术。同传统的频率合成技术相比，DDS技术具有极高的频率分辨率、极快的变频速度，变频相位连续、相位噪声低，易于功能扩展和全数字化便于集成，容易实现对输出信号的多种调制等优点，满足了现代电子系统的许多要求，因此得到了迅速的发展。目前市面上的DDS芯片，价格昂贵、功能固定单一，应用受到限制。本综合实验项目采用基于FPGA的EDA技术设计实现DDS芯片，并可以根据实际需要对其功能进行灵活地修改、配置。1.2、直接数字合成器的概念及其发展随着通信、数字电视、卫星定位、航空航天和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输

7、出频率个数的要求越来越高。为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术DDS即Direct Digital Synthesizer，中文名称是直接数字合成器，是一种新型的频率合成技术，具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制，以其使用方便和品路分辨率高等优点，在现代通信领域得到越来越广泛的应用。用VHDL语言对DDS进行功能描述，方便在不同的实现方式下移植和修改参数，因而逐步成为DDS设计主流，而且在Alter公司开发的Maxplus2中，不仅提供了方便

8、的VHDL编译和综合平台，还集成了可供程序对应下载的FPGA器件等大量芯片，大大缩短了DDS的设计和开发周期。因此，在现代电子系统及设备的频率源设计中，尤其是在通信领域，其应用越来越广泛。它是现代通信系统必不可少的关键电路，广泛应用于数字通信、卫星通信、雷达、导航、航天航空、遥控遥测以及高速仪器仪表灯领域。以通信为代表的信息产业是当代发展最快的行业。因此，频率合成器也得到了较快的发展，形成了完善的系列品种，市场需求也特别大。1.3、DDS技术在国内研究状况及其发展趋势频率合成器的技术复杂度很高，经过了直接合成模拟频率综合器、锁相式频率综合器、直接数字式频率综合器（DDS）三个发展阶段。目前，在

9、我国，各种无限系统中使用的品路合成器普遍采用锁相式频率综合器，通过CPU控制，课获得不同的频点。锁相式频率综合器含有参考振荡器与分频器、可控分频器、压控振荡器及鉴相器、前置分频器等功能单元。频率合成器的最终发展方向是锁相式频率综合器、双环或多环锁相式频率合成器、DDS频率合成器，以及PPL加DDS混合式频率合成器。因此，锁相式频率综合器和直接数字式频率综合器收到了国内各界关注，并得到了迅猛发展。基于DDS波形产生的应用现阶段主要在两个方面：1.设计通讯系统需要灵活的和极好的相噪，极低的失真性能的频率源，它通常选用DDS综合它的光谱性能和频率调谐方案。这种应用包括用DDS于调制方面，作为PLL参

10、考去加强整个频率的可调制度，作为本机振荡器（LO），或者射频率的直接传达。作为选择地，许多工业和医学应用DDS作为可编程波形发生器。因为DDS是数字可编程，它的相位和频率在不改变外围成分的情况下能很容易地改变，而传统的基于模拟编程产生波形的情况下要改变外围成分。DDS允许频率的实时调整去定位参考频率或者补偿温度漂移。这种应用包括应用DDS在可调频率源去测量阻抗，去产生脉冲波形已调制信号用于微型刺激，或者去检查LAN中的稀薄化和电缆。1.4、频率合成器种类与技术发展趋势种类：直接模拟合成法、锁相环合成法、直接数字合成法发展：直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个

11、所需的频率。该方法频率转换时间快（小于100ns），但是体积大、功率耗大，目前已基于不被采用。 锁相环合成法通过锁相环完成频率的加、减、乘、除运算。该方法结构简化、便于集成，且频谱纯度高，目前使用比较广泛，但存在高分辨率和快转换速度之间的矛盾，一般只能用于大步进频率合成技术中。1.5、DDS优势 如今在价格方面有竞争力的，高性能，功能集成的DDS芯片在通讯系统和传感应用方面已经变得非常常见了。它吸引工程师的优势主要包括： 数字控制微调频率调谐和轻微程度相位调制能力。 极快速度调谐输出频率（相位）：在没有上冲或者下冲的情况下，且没有延时的情况下可以进行连续频率调谐。 DDS的数字体系结构取消了像

12、传统模拟合成方案那样的手动调谐和温度补偿的不方便，DDS的数字控制结构外围便系统的远程控制更为方便，在处理器控制下达到最优化。1.6、课题主要研究内容和设计要求 对DDS的设计，包括了一下四个模块：波形数据ROM、64位加法器模块、64位寄存器模块、10位正弦波数据文件。 本课题设计研究的主要内容就是要在Quartus 的基础上，运用VHDL的编程来实现以上四大模块，并对其进行实现和仿真。第一章是简单的介绍了一下DDS的概念、现状、内容和发展前景；第二章是对DDS所采用的辅助工具的介绍；第三章是对DDS工作原理和主要特点的介绍；第四章是用VHDL来编程实现和仿真。第二章 超大规模集成电路设计介

13、绍和以往的设计相比，利用EDA技术设计的数字频率计，具有硬件电路简捷，集成度高、性能稳定的优点。这种设计方法效率高，风格灵活，体现了现代电子电路设计的先进思想。由于具备这些优点，EDA技术必将在新的世纪有着无限广阔的发展前景。2.1、引言 随着大规模集成电路技术和计算机技术的不断发展，在涉及通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升：电子类的高新技术项目的开发也逾益依赖于EDA技术的应用。即使是普通的电子产品的开发，EDA技术也常常使一些原来的技术瓶颈得以轻松突破，从而使产品的开发周期大为缩减、性能价格比大幅提高。不言

14、而喻，EDA技术将迅速成为电子设计领域中的及其重要的组成部分。2.1.1、EDA技术的含义及特点EDA（Electronic Design Automation，电子系统设计自动化）技术是20世纪90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）、CAE（计算机辅助工程）的概念发展而来的。现代EDA技术就是以让计算机为工具，在EDA软件平台上，根据硬件描述语言HDL完成的设计文件，能自动地完成用软件方式描述的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设

15、计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在EDA工具的帮助下和应用相应的FPGA/CPLD器件，就可以得到最后的设计结果。尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。可见，利用EDA技术进行电子系统的设计，具有以下几个特点：1） 用软件的方式设计硬件；2） 用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的；3） 采用自顶向下（topdown）的设计方法；4） 设计过程中可用有关软件进行各种仿真；5） 系统可现场编程，在线升级；6） 整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。因此，EDA代表了当今电子设计技术的最新发展方向

16、。2.1.2、EDA技术的主要内容EDA技术涉及面很广，内容丰富，从教学和使用的角度看，主要应掌握如下四个方面的内容：1） 大规模可编程逻辑器件；2） 硬件描述语言；3） 软件开发工具；4） 实验开发系统。其中，大规模可编程逻辑器件是利用EDA技术进行电子系统设计的载体，硬件描述语言是利用EDA技术进行电子系统设计的主要表达手段，软件开发工具是利用EDA技术进行电子系统设计的智能化的自动设计工具，实验开发系统则是利用EDA技术进行电子系统设计的下载工具及硬件验证工具。2.2、大规模可编程逻辑器件PLD（Programmable Logic Device，可编程逻辑器件）是一种由用户编程以实现某

17、种逻辑功能的新型逻辑器件。FPGA和CPLD分别是现场可编程门阵列和复杂可编程逻辑器件的简称，两者的功能基本相同，只是实现原理略有不同，生于20世纪70年代，在20世纪80年代以后，随着集成电路技术和计算机技术的发展而迅速发展。自问世以来，PLD经历了从PROM（Programmable ReadOnly Memory,可编程序的只读存储器）、PLA（Programmable Logic Array,可编程序逻辑阵列）、PAL（Programmable Array Logic ,可编程序阵列逻辑）、GAL（Generic Array Logic，通用阵列逻辑）到FPGA、ispLSI（in s

18、ystem programmable large scale integration，在系统可编程大规模集成电路）等高密度PLD的发展过程。在此期间，PLD的集成度高、速度不断提高，功能不断增强，结构趋于更合理，使用起来灵活方便。PLD的出现，打破了由中小规模通用型集成电路和大规模专用集成电路：垄断的局面。与中小规模通用型集成电路相比，用PLD实现数字系统，有集成度高、速度快、功耗低、可靠性高等优点。与大规模专用集成电路相比，用PLD实现数字系统，有研制周期短、先期投资少、无风险、修改逻辑设计方便、小批量生产成本低等优势。PLD是电子设计领域中最具活力和发展前途的一项技术，PLD能完成任何数字

19、器件的功能。与小型规模通用型集成电路相比，用PLD实现数字系统，有集成度高、速度快、功耗小、可靠性高等优点。与大规模专用集成电路相比，用PLD实现数字系统，有研制周期短、先期投资少、无风险、修改逻辑设计方便、小批量生产成本低等优势。PLD的这些优点使得PLD技术在20世纪90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL）的进步。最早的可编程逻辑器件出现在20世纪70年代初，主要是PROM和PAL。随后出现了PAL、GAL、EPLD（Erasable Programmable Logic Devices，可擦除可编程逻辑器件）和CPLD、PFGA、ispLSI。2.2

20、.1、FPGA的介绍FPGA是20世纪80年代中期，美国Altera公司推出一种现场可编程门阵列，其结构主要分为三部分：可编程逻辑单元、可编程输入输出单元和可编程连线部分。FPGA器件采用逻辑单元阵列结构和静态随机存取存储器工艺，设计灵活，集成度高，可利用计算机辅助设计，绘出实现用户逻辑原理图、逻辑布尔方程或用硬件描述语言等方式设计输入；然后经一系列转换程序、自动布局布线、模拟仿真的过程；最后生成配置FPGA器件的数据文件，对FPGA器件初始化。这样实现了满足用户要求的专用集成电路，真正达到了用户自行设计、自行研制和自行生产集成电路的目的。概括来说，FPGA器件具有下列优点：高密度、高效率、系

21、列化、标准化、小型化、多功能、低功耗、低成本、设计灵活方便，可无限次反复编程，并可现场模拟调试验证。使得使用FPGA器件，一般可在几天到几周内完成一个电子系统的设计和制作，可以缩短研制周期，达到快速上市和进一步降低成本要求。基于上述的优点，本设计采用FPGA芯片作为平台，这样可以把整个系统下载到一块芯片之中，实现了所谓的片上系统，从而大大缩小了体积，便于工程人员的管理和屏蔽外界干扰。2.2.2、CPLD的介绍CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，

22、实现设计的数字系统。Complex PLD 的简称，一般较PLD为复杂的逻辑元件。CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件。它具有编程灵活、集成度高、设计开发周期短、试用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产（一般在10000件以下）之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它

23、的设计和应用成为电子工程师必备的一种技能。2.2.3、FPGA和CPLD的区别尽管FPGA和CPLD都是可编程ASIC器件，有很多共同特点，但由于CPLD和FPGA结构上的差异，具有各自的特点：1】 CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑。换句话说，FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。2】 CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而FPGA的分段式布线结构决定了其延迟的不可预测性。3】 在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变

24、内部连线的布线来编程；FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程。4】 FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。5】 CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术，无需外部存储器芯片，使用简单。而FPGA的编程信息需存放在外部存储器上，使用方法复杂。6】 CPLD的速度比FPGA快，并且具有较大的时间可预测性。这是由于FPGA是门级编程，并且CLB之间采用分布式互联，而CPLD是逻辑块级编程，并且其逻辑块之间的互联是集总式的。2.3、硬件描述语言（HDL）硬件描述语言（HDL）是相对于一般的计算机软件语言如C、Pasc

25、al而言的。HDL是用于设计硬件电子系统的计算机语言，它描述电子系统的逻辑功能，电路结构和连接方式。HDL具有与具体硬件电路无关和与设计平台无关的特性，并且具有良好的电路行为描述和系统描述的能力，并在语言易读性和层次化结构化设计方面，表现了强大的生命力和应用潜力。用HDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。就FPGA/CPLD开发来说，比较常用和流行的HDL主要有VHDL，Verilog HDL，ABEL，AHDL，System Verilog和Systern C，其中VHDL，Veri比在现在EDA设

26、计中使用最多，也拥有几乎所有的主流EDA工具的支持。而Systern Veri比和Systern C这两种HDL语言还处于完善过程中。现在，VHDL和Veri比作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL与Verilog HDL语言将承担起大部分的数字系统设计任务。EDA关键技术之一就是采用硬件描述语言对硬件电路进行描述，且具有系统级仿真和综合能力。目前应用比较广泛的硬件描述语言就是VHDL（Very High Speed Integrated Circuit Hardware Descrip

27、tion Language）,它最早是由美国国防部提出来的。2.3.1、VHDL简介VHDL语言的英文全名是Very High Speed Integrated Circuit Hardware Description Language，即超高速集成电路硬件描述语言，是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计，支持结构、数据流、强，因此在实际应用中越来越广泛。HDL发展的技术源头是：在HDL形成发展之前，已有了许多程序设计语言，如汇编、C、Pascal、Fortran、Prolog等。这些语言运行在不同硬件平台和不同的操作环境中，

28、它们适合于描述过程和算法，不适合作硬件描述。CAD的出现，使人们可以利用计算机进行建筑、服装等行业的辅助设计，电子辅助设计也同步发展起来。在从CAD工具到EDA工具的进化过程中，电子设计工具的人机界面能力越来越高。在利用EDA工具进行电子设计时，逻辑图、分立电子原件作为整个越来越复杂的电子系统的设计已不适应。任何一种EDA工具，都需要一种硬件描述语言来作为EDA工具的工作语言。这些众多的EDA工具软件开发者，各自推出了自己的HDL语言。2.3.2、VHDL的主要特点作为硬件描述语言的第一个国际标准，VHDL具有很强的可移植性：1】 具有丰富的模拟仿真语句和库函数，随时可对设计进行仿真模拟，因而

29、能将设计中逻辑上的错误消灭在组装之前，在大系统的设计早期就能查验设计系统功能的可行性；2】 设计层次较高，用于较复杂的计算时能尽早发现存在的问题，从而缩短设计周期；3】 VHDL的设计不依赖于特定的器件，方便了工艺的转换；支持大规模设计的分解和已有设计的再利用；4】 对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动地把VHDL描述设计转变成门级网表；VHDL用源代码描述来进行复杂控制逻辑的设计，灵活又方便，同时也便于设计结果的交流、保存和重用。2.3.3、VHDL语言的优势常用的硬件描述性语言有VHDL、Verilog和ABEL语言。VHDL语言起源于美国国防部

30、的VHSIC，VHDL是一种高级描述语言，适用于行为级和RTL级的描述相对与Verilog语言和ABEL语言这些较低一级的适合描述门级电路的描述性语言而言，其具有以下的优点：1、 设计方法灵活、支持广泛VHDL语言可以支持自顶至下（TopDown）和基于库（LibraryBased）的设计方法，而且还支持同步电路、异步电路、FPGA以及其他随机电路的设计。其范围之广是其它方法所不能比拟的。目前大多数EDA工具几乎都支持VHDL语言。这给VHDL语言进一步推广和应用创造了良好的环境。2、 系统硬件描述能力强VHDL语言具有多层次描述系统硬件功能的能力，可以从系统的框图直到门级电路。另外，高层次的

31、行为描述可以与低层次的RTL描述和结构描述混合使用。其他HDL语言如UDL/I、Verilog等对系统级的功能描述能力较弱。3、 VHDL语言描述与工艺不发生关系在用VHDL语言设计系统硬件时，没有嵌入工艺信息。采用VHDL语言的设计，当门级或门级以上层次的描述通过仿真检验以后，再用相应的工具将设计映射成不同的工艺（如MOS、CMOS等）。这样，在工艺变更时，只要改变相应的映射工具就行了。由此可见，修改电路和改变工艺之间的相关性较小。4、 VHDL语言标准、规范，易于共享和复用 由于VHDL语言已成为一种IEEE的工业标准，这样，设计成果便于复用和交流，反过来也更进一步推动VHDL语言的推广及

32、完善。基于上述的特点，可知VHDL语言可读性好，又能被计算机识别。VHDL语言中设计实体、程序包、设计库，为设计人员重复利用已有的设计提供了诸多技术手段。可重复利用他人的IP（Intelligence Property）模块和软核（Soft Core）也是VHDL的另一特色，许多设计不必每次都从头再来，只要在更高层次上把IP模块组合起来，就能达到事半功倍的效果。这样，设计人员自行开发的IP模块在集成电路设计中占有重要的地位。因此本设计采用VHDL语言设计一个完善的HDB3码编、译码器。2.4、软件开发工具这类软件一般由PLD/FPGA芯片厂家提供，基本都可以完成所有的设计输入（原理图或HDL）

33、，仿真，综合，布线，下载等工作。Altera公司开发的Maxplus 和Quartus 都是曾经最优秀的PLD开发平台之一，适合开发早期的中小规模PLD/FPGA，使用者众多。目前Altera已经停止开发Maxplus，而转向Quartus 软件平台。Xilinx公司开发的Foundation和ISE是Xilinx公司上一代的PLD开发软件，目前Xilinx公司已经停止开发Foundation，转向ISE软件平台，现在的ISE是公司目前主体的PLD/FPGA开发软件。Lattice公司开发了ispDesignEXPERT和ispLEVER。前者是Lattice公司的PLD开发软件，目前最新软件

34、改名为：ispLEVER。这个软件是最新一代的PLD集成开发软件，取代了ispEXPERT，成为PLD/FPGA设计的主要工具。第三章 DDS工作原理和主要特点DDS实现频率合成的原理主要是通过查找表的方式来进行的。如下图：图1中的存储表中存储了一个周期的波形采样值的ROM（如：要产生正弦波时，存储表中存储的就是一个周期的正弦波的采样值）。当周期地给出特定地址后，ROM就输出相应的采样值。输入DDS的频率字和一确定的相位值是相对应的，在相位累加器的累加下产生所需要的地址。因为输入ROM的地址是周期重复的，输出的采样值经过D/A和滤波器后就得到和输入频率字唯一对应的频率的周期波形。因此只要给出一

35、定范围的频率字就可以得到一定范围的周期波形，从而达到产生特定信号的功能。3.1、DDS的基本工作原理3.1.1、DDS采样量化DDS是一种从相位概念出发直接合成所需波形的数字频率合成技术。与传统的频率合成技术相比，DDS技术具有很高的频率分辨率，可以实现快速的频率变化，并且在频率改变时能保持相位连续，容易实现对信号频率、相位的多种调制，易于功能扩展和数字化集成等优点，满足了现代电子系统的许多要求。随着数字技术的飞速发展，DDS正逐步取代PLL锁相环，得到越来越广泛的应用。正弦信号可以用下式来描述：式（1）中的时间t是连续的，为了用数字方式实现，必须进行离散化处理。用周期为Telk的基准时钟对信

36、号进行采样和量化。如图2所示：采样周期为Tdk采样频率Fclk=1/Tclk。不难看出，连续两次采样之间的相位增量 将整个周期分成2N份，则相位的量化单位。若，代入式（2）可得。更一般的情况是为S的M倍，即可得到输出信号的频率；M称为频率控制字（tuning word）。由式（3）可见，M决定了输出信号的频率，且两者是简单的线性关系。可以看出，当采样频率一定时，通过控制两次连续采样之间的相位离散波形序列的频率：M经保持和滤波后，可唯一地恢复出此频率的模拟信号。图1是DDS的原理图。相位累加器可在每一个时钟周期来临时将频率控制字M所决定的相位增量累加一次，如果记数大于2N，则自动溢出：LUT（查

37、找表）实际上是一个存储器（ROM），其中存储着一个周期正弦波的幅度量化数据，用于实现从相位到幅度的转换。相位累加器的输出作为LUT的地址值，LUT根据输入的地址（相位）信息读出幅度信号，达到D/A转换器中转换为模拟量，最后通过滤波器输出一个平滑的模拟信号。3.1.2、DDS的基本参数推导根据式（3），可以确定DDS的基本参数： （4）此时每2N个时钟周期输出一个周期的正弦波。 当N比较大时，对于较大范围内的M值，DDS系统都可以在一个周期内输出足够的点，保证输出波形失真很小。当基准时钟确定后，输出信号频率Fclk频率控制字M之间必须满足采样定理，即Fclk应大于f0的2倍。实际应用中，为保证输出波形的质量，Fclk至少应为f0的4倍。由于D/A转换电路的转换时间应小于1/Fclk，因此DDS系统的时钟频率、信号输出频率主要由D/A转换器的性能决定。3.2、DDS的主要特点1】DDS的频率分辨率在相位累加器的位数N足够大时，理论上可以获得相应的分辨精度，这个传统方法难以实现的2】DDS是一个全数字结构的开环系统，无反馈环节，因此其速度极快，一般在毫微秒量级3】DDS的相位误差主要是依赖于时钟的相位特性，相位误差小。另外，DDS的相位是连续变化的，形成的信号具有良好的频谱，这是传统的直接频率合成方法无法实现的4】 频率切换时相位连续5】 可以输出带宽正交信号6】