微处理器系统结构及嵌入式系统设计(第2版) chap3

1、微处理器系统结构与嵌入式系统设计第三章第三章 微处理器体系结构及关键技术微处理器体系结构及关键技术3.1 微处理器体系结构及功能模块简介微处理器体系结构及功能模块简介 处理器的主要功能处理器的主要功能 处理器的基本结构处理器的基本结构 一个简化的处理器模型结构示例一个简化的处理器模型结构示例3.2 处理器设计处理器设计 指令系统指令系统 数据通路数据通路 控制流程控制流程 时序部件时序部件 控制逻辑控制逻辑3.3 指令流水线技指令流水线技术术3.4 典型微处理体系结构简介典型微处理体系结构简介3.5 先进的微处理器技术先进的微处理器技术2021-10-19ARM、x86随机逻辑随机逻辑、微程序

2、微程序(微码微码)数据类型、指令功能、指令格式、寻址方式数据类型、指令功能、指令格式、寻址方式ALU、Reg、总线、总线程序、指令、微操作程序、指令、微操作时钟周期、工作周期、指令周期时钟周期、工作周期、指令周期特点、操作、局限、设计特点、操作、局限、设计宽度、周期宽度、周期第三章第三章 习题习题作业：作业：1313、5 5、9 9、1010、1111、13151315思考：思考：1.61.6、4 4、6868 、1212、1616补充题补充题(选作）选作）2 2、某计算机指令系统中，指令字长为、某计算机指令系统中，指令字长为1212位，每个地址码长位，每个地址码长3 3位，位，有三地址指令有

3、三地址指令4 4条，单地址指令条，单地址指令255255条，零地址指令条，零地址指令1616条。条。（1 1）能否以扩展操作码为其编码？说明其理由。）能否以扩展操作码为其编码？说明其理由。（2 2）如果其中单地址指令为）如果其中单地址指令为254254条呢？说明其理由。条呢？说明其理由。 1 1、有一条、有一条4 4个段的线性流水线，各段的执行时间分别为个段的线性流水线，各段的执行时间分别为50ns50ns、50ns50ns、100ns100ns、200ns200ns。 （1 1）连续向流水线输入）连续向流水线输入6 6条指令，画出指令执行的时条指令，画出指令执行的时- -空图，空图，求该流水

4、线的实际吞吐率和效率。注意计算时需写出步骤。求该流水线的实际吞吐率和效率。注意计算时需写出步骤。 （2 2）该流水线的瓶颈在哪一个段？请采用两种不同的措施）该流水线的瓶颈在哪一个段？请采用两种不同的措施消除此瓶颈，画出两种改进方法后执行消除此瓶颈，画出两种改进方法后执行6 6条指令的时条指令的时- -空图。空图。 流水线结构与微码结构的比较流水线结构与微码结构的比较比较下列操作在微码比较下列操作在微码CPU和流水线和流水线CPU中的执行情况中的执行情况Mem(Reg 1)+Mem(Reg 2)Reg 3微码机器（微码机器（CISC）中只需要一条指令表示，而在）中只需要一条指令表示，而在流水线机

5、器（流水线机器（RISC）里则需要）里则需要3条指令；条指令；假设没有存储器延迟，则假设没有存储器延迟，则流水线机器中流水线机器中这这3条指令条指令可以在可以在3个时钟周期内完成，而微码机器则需要个时钟周期内完成，而微码机器则需要8个时钟周期。个时钟周期。在流水线机器中需要取存在流水线机器中需要取存5次存储器，而微码机器次存储器，而微码机器只需要只需要3次。次。若存储器速度为系统瓶颈，则应采用微码若存储器速度为系统瓶颈，则应采用微码CPU3次指令，次指令，2次数据次数据1次指令，次指令，2次数据次数据取指取指+译码执行：取操作数译码执行：取操作数2，加法，存结果，加法，存结果第 三 章 结 束

6、 中央处理单元中央处理单元 Central Processing Unit, CPU 微处理器微处理器 Micro Processing Unit, MPU 微控制单元微控制单元 Micro Control Unit, MCU 单片机单片机 计算机计算机单单片片芯芯片片控制器、运算器、寄存器控制器、运算器、寄存器CPU、少量存储器及、少量存储器及I/O接口接口CPU+存储器存储器+总线总线/接口接口+外设外设几个概念几个概念*7/86微微处理器的主要功能处理器的主要功能计算机系统设计师认为：处理器是指一种能够经计算机系统设计师认为：处理器是指一种能够经过多个步骤执行过多个步骤执行计算计算任务的

7、任务的数字数字设备。设备。从本质上讲，处理器的作用是协调和控制计算机从本质上讲，处理器的作用是协调和控制计算机的各个部件，并的各个部件，并执行程序执行程序的指令序列。的指令序列。处理器的处理器的5个主要功能：个主要功能： 指令控制指令控制：控制指令按程序逻辑顺序执行。控制指令按程序逻辑顺序执行。 操作控制操作控制：按照指令执行过程及指令约定功能的需求按照指令执行过程及指令约定功能的需求产生各种操作控制信号。产生各种操作控制信号。 时时序序控制控制：能够在适当的时间能够在适当的时间(时刻时刻)使相应操作控制使相应操作控制信号有效，并保持所需的时长。信号有效，并保持所需的时长。 数据加工数据加工：

8、对数据进行算术和逻辑运算处理。对数据进行算术和逻辑运算处理。 中断处理中断处理：程序执行过程中应能够及时处理出现的程序执行过程中应能够及时处理出现的I/O操作请求及异常情况。操作请求及异常情况。CPU最基本的功能最基本的功能CPU的作用是协调和的作用是协调和控制计算机的各个部件控制计算机的各个部件并执行程序中的指令序并执行程序中的指令序列，因此应具有以下基列，因此应具有以下基本功能：本功能：取指 令，P C值 加1停机?译码 并执行结束YN 取指令取指令：当程序已在存储器中时，首先根据程序入口地：当程序已在存储器中时，首先根据程序入口地址取出一条程序，为此要发出指令地址及控制信号。址取出一条程

9、序，为此要发出指令地址及控制信号。 分析指令：分析指令：即指令译码，是指对当前取得的指令进行分即指令译码，是指对当前取得的指令进行分析，指出它要求什么操作，并产生相应的操作控制命令。析，指出它要求什么操作，并产生相应的操作控制命令。 执行指令：执行指令：根据分析指令时产生的根据分析指令时产生的“操作命令操作命令”形成相形成相应的操作控制信号序列，通过运算器、存储器及输入应的操作控制信号序列，通过运算器、存储器及输入/输出输出设备的执行，实现每条指令的功能，其中包括对运算结果的设备的执行，实现每条指令的功能，其中包括对运算结果的处理以及下条指令地址的形成。处理以及下条指令地址的形成。*9/86微

10、微处理器的处理器的基本结构基本结构冯冯诺依曼机诺依曼机：5大部件大部件存储程序存储程序串行单顺序串行单顺序数据通路数据通路CPU的的RTL描述：描述：数据通路数据通路控制器控制器数据通路数据通路:ALUReg+内部总线内部总线ALU：运算：运算Reg组：暂存组：暂存内总线：传输内总线：传输p 简单的单总线简单的单总线 (ALU总线总线)p 复杂的多级总复杂的多级总线线(片上总线片上总线)控制器控制器输入输入输出输出简化的处理器模型简化的处理器模型哈佛结构哈佛结构CPU与内存储器的接口与内存储器的接口1.对外形成对外形成三总线三总线形式；形式；2.寄存器寄存器MAR和和MDR简化了简化了CPU与

11、主存之间的传送与主存之间的传送通路通路，使其，使其容易控制容易控制;3.寄存器寄存器MAR和和MDR对用户对用户透明透明,即即不能编程访问不能编程访问；微处理器的微处理器的总体结构总体结构一一数据通道数据通道组成：组成：ALU+寄存器寄存器+内部总线内部总线功能：功能：基本的二进制算术、逻辑及移位运算；基本的二进制算术、逻辑及移位运算； 根据运算结果设置状态标志（进根据运算结果设置状态标志（进/借位、溢出等）；借位、溢出等）； 特性：特性： 数据通路宽度数据通路宽度：即字长，即字长，CPU单次传送和处理数据的能力。单次传送和处理数据的能力。 数据通路周期数据通路周期：ALU运算并将保存结果的过

12、程。运算并将保存结果的过程。二二控制单元（控制器）控制单元（控制器）时序控制部件：时序控制部件：指令周期、工作周期、时钟周期指令周期、工作周期、时钟周期(工作脉冲工作脉冲)1.指令译码逻辑：指令译码逻辑：微程序（微程序（CISC ）、硬连逻辑（）、硬连逻辑（RISC ） 、指令集结构指令集结构(ISA)是体系是体系结构的主要内容之一，其功结构的主要内容之一，其功能设计实际就是确定软硬件能设计实际就是确定软硬件的功能分配。的功能分配。一一考虑因素考虑因素 速度、成本和灵活性速度、成本和灵活性二二实现方式实现方式 硬件、软件硬件、软件 三三优化策略优化策略 RISC、CISC；流水线；多核；流水线

13、；多核；四四实现内容实现内容 数据类型、指令功能、指令格式、寻址方式数据类型、指令功能、指令格式、寻址方式五五实现步骤实现步骤 根据应用初拟出指令的分类和具体的指令；根据应用初拟出指令的分类和具体的指令； 编写出针对该指令系统的各种高级语言编译程序；编写出针对该指令系统的各种高级语言编译程序； 对多种算法程序进行模拟测试，确认指令系统的操作对多种算法程序进行模拟测试，确认指令系统的操作码和寻址方式的效能是否都比较高；码和寻址方式的效能是否都比较高； 用硬件实现高频使用的指令，软件实现低频使用指令。用硬件实现高频使用的指令，软件实现低频使用指令。指令系统设计指令系统设计指令集设计示例指令集设计示

14、例假设某机器的字长是假设某机器的字长是8位位，支持常见的简单指令支持常见的简单指令：指令是指令是双地址指令双地址指令，源操作数采用，源操作数采用2种寻址方式种寻址方式寄寄存器寻址存器寻址(R0R1)和立即寻址和立即寻址；目标操作数可采用；目标操作数可采用2种种寻址方式寻址方式寄存器寻址和存储器直接寄存器寻址和存储器直接。请为下述九条。请为下述九条机器指令设计可行的代码方案。机器指令设计可行的代码方案。若采用定长编码（若采用定长编码（8bit）方案，可定义指令格式如下：）方案，可定义指令格式如下：76543210=0000=0000表示表示ADDADD=0001=0001表示表示SUBSUB=0

15、010=0010表示表示MOVMOV=0011=0011表示表示ININ=0100=0100表示表示OUTOUT=0101=0101表示表示RRRR目的操作数寻址方式：目的操作数寻址方式：0 0直接寻址直接寻址 1 1寄存器寻址寄存器寻址目标寄存目标寄存器编号器编号源操作数寻址方式：源操作数寻址方式：0 0立即寻址立即寻址 1 1寄存器寻址寄存器寻址源寄存器源寄存器编号编号操操 作作 码码机器指令集机器指令集机器指令符号表示法机器指令符号表示法 由于直接与机器指令二进制表示法打交道由于直接与机器指令二进制表示法打交道很困难，于是普遍使用的是机器指令符号表示很困难，于是普遍使用的是机器指令符号表

16、示法法(symbol representation)。操作码可缩写成操作码可缩写成助记符助记符(mnemonic)来表示：来表示：ADD加加SUB减减MUL乘乘DIV除除LOAD 由存储器装入由存储器装入STOR 存入存储器存入存储器*19/86汇编语言汇编语言数据类型数据类型一一确认某种特殊类型的数据是否应该得到硬确认某种特殊类型的数据是否应该得到硬件支持件支持 数值型数据：无符号整数、带符号整数、浮点数数值型数据：无符号整数、带符号整数、浮点数 非数值数据：字符串非数值数据：字符串二二确认字长（对数据长度的限制）确认字长（对数据长度的限制） 截断（截断（truncation）或溢出（）或溢

17、出（overflow）在选择数据格式和长度时需要平衡数值范围、程序执在选择数据格式和长度时需要平衡数值范围、程序执行期间发生溢出的可能性、处理设备和存储设备行期间发生溢出的可能性、处理设备和存储设备的复杂性、以及价格和速度等因素。的复杂性、以及价格和速度等因素。指令类型指令类型指令按功能可分成以下三种基本类型：指令按功能可分成以下三种基本类型： 数据传输：数据传输：将数据从一个地方（源地址）复制到另一个将数据从一个地方（源地址）复制到另一个 地方（目的地址），传输结束后源地址中的内容不变。地方（目的地址），传输结束后源地址中的内容不变。u 数据传送范围数据传送范围： R-R、R-M、M-R或或

18、M-Mu 数据传送宽度数据传送宽度：一般：一般为固定值（如为固定值（如8、16或或32bit），其），其它宽度的数据传送它宽度的数据传送一般可一般可通过软件移位和合通过软件移位和合并操作来实现。并操作来实现。 数据运算：数据运算：包括包括算术运算（加、减、乘、除等）和逻辑算术运算（加、减、乘、除等）和逻辑 运算（与、或、非、异或等）运算（与、或、非、异或等）。 该类指令该类指令需要明确操作数的类型和长度需要明确操作数的类型和长度。1.控制类：控制类：用于改变正常的程序执行流程，完成程序的跳转用于改变正常的程序执行流程，完成程序的跳转，主要包括转移指令和过程指令。主要包括转移指令和过程指令。I/

19、O？机器指令要素机器指令要素操作码操作码(operation code，opcode)：需要完成的操作；：需要完成的操作；源操作数源操作数 (source operand reference)：操作所需的输入；：操作所需的输入；结果操作数结果操作数 (result operand reference)：操作产生的结果；：操作产生的结果；下一条指令下一条指令 (next instruction reference)：告诉：告诉CPU到哪里到哪里取下一条指令。取下一条指令。 *指令格式指令格式 在计算机内部，指令由一个位串来表示。相应于指令在计算机内部，指令由一个位串来表示。相应于指令的各要素，这

20、些位串划分成几个的各要素，这些位串划分成几个字段字段： 操作码字段操作码字段： 说明说明CPU应进行的操作应进行的操作 按操作类型分组按操作类型分组：同同类类操作要求同样或类似的控制信号操作要求同样或类似的控制信号，因，因此编码也类似（此编码也类似（有尽可能多的公共位有尽可能多的公共位） 操作数字段操作数字段/地址字段地址字段： 说明源操作数和目的操作数存放的位置信息说明源操作数和目的操作数存放的位置信息(R、M或或I/O); 说明源操作数和目的操作数的数据类型说明源操作数和目的操作数的数据类型; 下一条指令地址字段下一条指令地址字段： 如紧跟当前指令，在主存或虚存中，则不需显示引用；如紧跟当

21、前指令，在主存或虚存中，则不需显示引用； 如可能产生跳转，则需要显示给出存储地址；如可能产生跳转，则需要显示给出存储地址；指令类型决定了指令类型决定了CPUCPU的软件功能特性的软件功能特性寻址方式决定了寻址方式决定了CPUCPU硬件功能特性硬件功能特性23/86操作码字段操作码字段常见指令字段分配常见指令字段分配操作码位段分配操作码位段分配扩展操作码扩展操作码操作数字段操作数字段 二元操作二元操作(binary operation)是一种基本操作是一种基本操作类型，这样的指令通常包含类型，这样的指令通常包含三个操作数地址三个操作数地址：两：两个源操作数和一个目的个源操作数和一个目的(结果结果

22、)操作数。为了缩短指操作数。为了缩短指令长度，可以采用以下方法：令长度，可以采用以下方法：只有一个地址指定给存储器中的操作数，而其只有一个地址指定给存储器中的操作数，而其余地址都指定给余地址都指定给寄存器寄存器，可以在指令格式中明确，可以在指令格式中明确地指定其寄存器号。地指定其寄存器号。把一个、两个或三个操作数的地址在指令格式把一个、两个或三个操作数的地址在指令格式中变成中变成隐含隐含的地址。隐含的地址可以指定给专用的地址。隐含的地址可以指定给专用寄存器，而这些寄存器的名字隐含在指令格式的寄存器，而这些寄存器的名字隐含在指令格式的操作码中。操作码中。*25/86机器指令结构机器指令结构：M-

23、M、M-R、R-R机器指令结构机器指令结构：零地址零地址、单、单地址、地址、双双地址地址寻址方式寻址方式操作数实际存放位置：操作数实际存放位置：寻址方式：寻址方式：1在指令码中指定操作数：立即数寻址在指令码中指定操作数：立即数寻址2在寄存器中指定操作数：寄存器（直接）寻址在寄存器中指定操作数：寄存器（直接）寻址3在存储器中指定操作数：在存储器中指定操作数：存储器直接寻址、存储器间接寻址存储器直接寻址、存储器间接寻址4在汇编程序中指定操作数：在汇编程序中指定操作数： 相对寻址相对寻址5操作数在操作数在I/O接口中：接口中： 存储器寻址（存储器映像编址）或端口寻址（独立编址）存储器寻址（存储器映像

24、编址）或端口寻址（独立编址）ABDB控控制制器器运运算算器器寄寄存存器器CPU存存储储器器00000HFFFFFHI/O接接口口0000HFFFFHI/O外外设设CB立即数寻址立即数寻址immediate addressing mode寄存器直接寻址方式寄存器直接寻址方式register direct addressing mode 指令的地址字段给指令的地址字段给出出寄存器号（名）寄存器号（名） ，而，而被指定的寄存器的内容被指定的寄存器的内容就是操作数。就是操作数。 存储器直接寻址存储器直接寻址memory direct addressing mode指令的地址字段指令的地址字段直接给定一

25、个直接给定一个立即数立即数作为存储单元的作为存储单元的地址地址。寄存器直接寻址存储器间接寻址存储器间接寻址memory indirect addressing mode(1) 寄存器间接寻址方式寄存器间接寻址方式(2) 存储器间接寻址方式存储器间接寻址方式(3) 位移量寻址方式位移量寻址方式(4) 变址寻址方式变址寻址方式(5) 比例尺寻址方式比例尺寻址方式用于加强编写与位置无关的汇编语言程序用于加强编写与位置无关的汇编语言程序寄存器间接寻址方式寄存器间接寻址方式register indirect addressing mode 将存储器地址指定在将存储器地址指定在寄存器中，即让寄存器中，即让

26、寄存器寄存器内容指向内容指向一个可访问到一个可访问到操作数的存储器单元。操作数的存储器单元。*31/86存储器间接寻址方式存储器间接寻址方式 memory indirect addressing mode 多级多级间接寻址；间接寻址； 通常用于访问存储器中通常用于访问存储器中的的“跳转表跳转表”：跳转表首址：跳转表首址指定在指定在寄存器寄存器中，该表中的中，该表中的每个表项指向一个可访问到每个表项指向一个可访问到操作数的存储器单元。操作数的存储器单元。跳转表跳转表位移量寻址方式位移量寻址方式displacement addressing mode 通常用于数组、通常用于数组、矩阵类向量数据的矩

27、阵类向量数据的存取：存取：立即数立即数值指值指定数组首址，定数组首址，寄存寄存器器指定组内偏移；指定组内偏移；指数寻址方式指数寻址方式indexed addressing mode 通常用于数组、通常用于数组、矩阵类向量数据的矩阵类向量数据的存取：存取：寄存器寄存器1值指值指定数组首址，定数组首址，寄存寄存器器2指定组内偏移；指定组内偏移；比例尺寻址方式比例尺寻址方式scaled addressing mode用字节表示的操用字节表示的操作数的长度作数的长度位移量寻址位移量寻址+指数寻址指数寻址+自增自增/自减寻址自减寻址PC相对寻址方式相对寻址方式Program Counter-relate

28、d addressing mode 主要用在主要用在转移和跳转转移和跳转指令，指定汇编语言程指令，指定汇编语言程序码的内部位置作为序码的内部位置作为目的地址偏移量目的地址偏移量操作数。操作数。指令：JUMP abe 操作： PC abe = (PC)updated +immSign_ext当前指令取出当前指令取出后的后的PCPC值值出现在指令中出现在指令中基本的数据通路结构基本的数据通路结构ALU的实现：的实现：(1)由基本门电路实由基本门电路实现现全加器全加器；(2)由由n位全加器构成位全加器构成n位位加法器加法器；(3)以加法器为核心，以加法器为核心，通过通过扩展输入选扩展输入选择逻辑择逻

29、辑实现其它实现其它基本算术和逻辑基本算术和逻辑运算；运算；ALU功能描述功能描述示例示例算术逻辑算术逻辑运算功能运算功能移位移位运运算功能算功能数据通路中数据流的定义数据通路中数据流的定义IRIDREGALUMEM开始退出IRIDALUMEMREG微操作通道开始退出单通数据通道RISC：Load/Store结构结构CISC：寻址方式复杂：寻址方式复杂数据通路的实现数据通路的实现程序、指令、微操作程序、指令、微操作时序控制部件时序控制部件时序控制部件：时序控制部件：脉冲源脉冲源+分频逻辑分频逻辑；用以产生各；用以产生各种系统所需的、满足时序要求的控制信号。种系统所需的、满足时序要求的控制信号。

30、一一指令周期指令周期 读取并执行一条指令所需的时间读取并执行一条指令所需的时间二二工作周期工作周期 指令周期中的不同工作阶段指令周期中的不同工作阶段三三时钟周期时钟周期 系统中最小的基本时间分段系统中最小的基本时间分段CPU中的多级时序中的多级时序 一个指令周期中的多个工作周期一个指令周期中的多个工作周期 现代控制器设计趋势现代控制器设计趋势: 采用非集中控制模式采用非集中控制模式，I/O和和M拥有各自的控制器，拥有各自的控制器，从而变为自主的功能部件。从而变为自主的功能部件。 I/O和和M采用异步控制。采用异步控制。 按照微控制命令的形成按照微控制命令的形成方式，控制器可分为方式，控制器可分

31、为随机随机逻逻辑和微程序两种基本类型辑和微程序两种基本类型。控制器的设计控制器的设计 控制器控制器根据指令根据指令译码结果和当前状态译码结果和当前状态决定在什么时间、决定在什么时间、根据什么条件、发出什么命令、做什么操作根据什么条件、发出什么命令、做什么操作： 生成时序控制信号生成时序控制信号 生成指令执行所需的控制信号生成指令执行所需的控制信号 响应各响应各种种中断或异常事件请求中断或异常事件请求随机逻辑随机逻辑CPU的体系结构的体系结构随机逻辑随机逻辑(硬连逻辑硬连逻辑)体系结构用体系结构用布尔逻辑函布尔逻辑函数数来表示来表示控制单元控制单元的输入和输出之间的关系。的输入和输出之间的关系。

32、时序部件时序部件指令预处理指令预处理随机逻辑随机逻辑CPU的特点的特点优点：优点： 可通过简化指令可通过简化指令减少所使用的门电路减少所使用的门电路总数从而减少制造费用。总数从而减少制造费用。缺点：缺点： 指令集结构与硬件逻辑方程之间存在指令集结构与硬件逻辑方程之间存在着密切联系，设计过程复杂。着密切联系，设计过程复杂。 重用性差重用性差，设计成果很少能再利用到，设计成果很少能再利用到以后的新以后的新CPU设计中。设计中。 适用于较简单的指令集结构。适用于较简单的指令集结构。一一最小化逻辑门数目最小化逻辑门数目优化硬件逻辑、尽可能地少用触发器优化硬件逻辑、尽可能地少用触发器 优化硬件时序优化硬

33、件时序逻辑门级数最小化；逻辑门级数最小化；建立并行通路以满足时序约束建立并行通路以满足时序约束(增加逻辑增加逻辑) 简化指令集简化指令集逻辑简单、寄存器数量少逻辑简单、寄存器数量少随机逻辑随机逻辑CPU的设计要点的设计要点 RISC最重要的目的最重要的目的随机逻辑随机逻辑CPU的设计步骤的设计步骤 指令集结构驱动硬件的逻辑方程指令集结构驱动硬件的逻辑方程 定义所需的指令集结构；定义所需的指令集结构； 根据指令集决定硬件逻辑及状态机；根据指令集决定硬件逻辑及状态机；硬件逻辑方程反馈到指令集结构硬件逻辑方程反馈到指令集结构 对指令集结构做必要的修改和优化；对指令集结构做必要的修改和优化； 最大限度

34、地减少逻辑复杂度；最大限度地减少逻辑复杂度；*随机逻辑随机逻辑CPU的操作的操作1-取指令取指令 程序计数器程序计数器的值经的值经MUX送到存储器；送到存储器； 存储器送回的指令写入存储器送回的指令写入指令寄存器指令寄存器； 程序计数器加程序计数器加1后回写；后回写；随机逻辑随机逻辑CPU的操作的操作2-指令译码与执行指令译码与执行 寄存器堆中的某个地址寄存器通过寄存器堆中的某个地址寄存器通过MUX寻址存储器，获寻址存储器，获得得ALU的一个的一个操作数操作数； 另一个另一个操作数操作数来自于寄存器堆中的数据寄存器；来自于寄存器堆中的数据寄存器； ALU的的结果结果值被回写入寄存器堆。值被回写

35、入寄存器堆。Balancing Operatorsa, b, c, d: 4-bit vectorsout = a * b * c * dXabXcXdzXabout = (a * b) * (c * d)XcdXzUnbalancedBalanced4 x 48 x 412 x 416-bit4 x 44 x 48 x 816-bitDelay through 3 Stages of MultiplyDelay through 2 Stages of Multiply随机逻辑随机逻辑CPU的指令集设计的指令集设计 考虑如何让逻辑门可以快速而方便地实现考虑如何让逻辑门可以快速而方便地实现 指令

36、译码。指令译码。 在随机逻辑在随机逻辑CPU的指令集中，可以使用以下的指令集中，可以使用以下4种类种类型的指令：分支指令型的指令：分支指令(branch instruction) 、存储器存储器引用指令引用指令(memory reference instruction)、ALU指指令令(ALU instruction)、设置指令、设置指令(SET instruction) 一般的设计方法是将指令内部的结构划分成多个指一般的设计方法是将指令内部的结构划分成多个指令字段令字段(field)。同时还要求这些指令字段在各指令中。同时还要求这些指令字段在各指令中所放的位置尽可能一样。这样，所放的位置尽可

37、能一样。这样，在在CPU中可以减少指中可以减少指令译码所需的逻辑数量令译码所需的逻辑数量。51/86指令的简化示例指令的简化示例一一如果限制在机器内部只用一个累加器，则指令集就会被限如果限制在机器内部只用一个累加器，则指令集就会被限制在如下范围内制在如下范围内： 使用单目操作数的指令，可以将累加器作为一个源操作数使用单目操作数的指令，可以将累加器作为一个源操作数，同时可作为一个目的操作数。，同时可作为一个目的操作数。 使用双目操作数的指令，可以将累加器作为一个源操作数使用双目操作数的指令，可以将累加器作为一个源操作数，以存储器作为另一个源操作数，累加器同时也可作为目，以存储器作为另一个源操作数

38、，累加器同时也可作为目的操作数。的操作数。如果只用一个索引寄存器，则寻址模式将局限于以下两种如果只用一个索引寄存器，则寻址模式将局限于以下两种方式方式： 当进行直接存储器寻址时，存储器地址由指令中的部分字当进行直接存储器寻址时，存储器地址由指令中的部分字段提供。段提供。 当进行当进行位移量位移量寻址时，目标地址一部分来自指令的存储器寻址时，目标地址一部分来自指令的存储器地址，与地址，与位移量位移量寄存器相加之后，形成目标操作数的地址寄存器相加之后，形成目标操作数的地址。微码微码CPU的体系结构的体系结构在微码结构中，在微码结构中，控制单元控制单元的输入和输出之间的输入和输出之间的关系被视为一个

39、的关系被视为一个存储系统存储系统。时序部件时序部件指令预处理指令预处理 工作原理工作原理 微程序控制微程序控制(存储控制存储控制) 组成组成微码控制器微码控制器+微代码微代码微码微码CPU的特点的特点优点：优点：可以通过减少取指令次数的方法来可以通过减少取指令次数的方法来降低存储降低存储器总访问时间器总访问时间从而提高系统性能；从而提高系统性能；简化硬件设计简化硬件设计，可使其成品机器几乎没有设，可使其成品机器几乎没有设计上的错误；计上的错误；建立或改动微代码比建立或改动电路省时、建立或改动微代码比建立或改动电路省时、不易出错，因此更易于不易出错，因此更易于创建新的创建新的CPU版本版本；缺点

40、：缺点： 同样功能微代码比硬连逻辑实现的同样功能微代码比硬连逻辑实现的开销大开销大；*54/86微码结构与随机逻辑结构的比较微码结构与随机逻辑结构的比较一一硬件设计开销硬件设计开销 随机逻辑随机逻辑CPU的硬件和指令集必须同步进行设计和优的硬件和指令集必须同步进行设计和优化，因此比较复杂。化，因此比较复杂。 微码微码CPU的指令集设计并不直接影响现有硬件，修改的指令集设计并不直接影响现有硬件，修改指令集并不需要重新设计新的硬件。指令集并不需要重新设计新的硬件。二二性能性能 如果采用相同指令集，则随机逻辑如果采用相同指令集，则随机逻辑CPU操作会更快。操作会更快。 如果执行相同的计算任务，微码如

41、果执行相同的计算任务，微码CPU能够通过使用更能够通过使用更少少(但更复杂但更复杂)的指令达到更高性能。的指令达到更高性能。 当系统整体性能受限于存储器的速度时，微码当系统整体性能受限于存储器的速度时，微码CPU对对性能提高的优势更为明显。性能提高的优势更为明显。*55/86微码微码CPU的设计步骤的设计步骤 建立建立硬件体系结构硬件体系结构， 保证其具备执保证其具备执行必要行必要基本功能基本功能步骤的功能。步骤的功能。将指令分割成许多微步骤，转写成将指令分割成许多微步骤，转写成微程序微程序并写入并写入控制存储器控制存储器。微指令微指令Micro-instruction微程序微程序Micro-

42、program（固件（固件fireware）指令指令instruction微码控制器微码控制器Microcode controller（定序器（定序器sequencer）*56/86微码微码CPU的操作的操作1-指令译码与执行指令译码与执行 控制逻辑对控制逻辑对IR中的指中的指令译码，确定对应微令译码，确定对应微码程序地址并写入码程序地址并写入 PC； PC向微码向微码ROM提供提供 地址，返回的微码写地址，返回的微码写入入 IR； IR译码后产生相应译码后产生相应的控制信号；的控制信号； PC地址加地址加1后获取下后获取下一条微指令地址，直一条微指令地址，直到完成整个微码程序到完成整个微码程

43、序*微码微码CPU的操作的操作2-读写数据读写数据 数据通路一般应有如下三个基本的工作周期：数据通路一般应有如下三个基本的工作周期： 从存储器读数据后：从存储器读数据后：写入寄存器堆写入寄存器堆(Register File)；写入指令寄存器写入指令寄存器(IR)；写入临时寄存器写入临时寄存器(TempIn)；作为作为ALU的一个输入；的一个输入； 从从寄存器读数据后：寄存器读数据后：写入存储器地址寄存器写入存储器地址寄存器MAR；写入临时寄存器作为写入临时寄存器作为ALU的的 一个输入；一个输入；存入存储器；存入存储器；1.将将Result寄存器内容写入寄存器组，或存入存储器；寄存器内容写入寄

44、存器组，或存入存储器；流水线技术的特点流水线技术的特点 延迟延迟320ps吞吐量吞吐量3.12GIPS延迟延迟?ps吞吐量吞吐量?GIPS延迟延迟360ps吞吐量吞吐量8.33GIPS单个操作延迟增加；单个操作延迟增加；整体吞吐量增加；整体吞吐量增加；流水线操作过程流水线操作过程流水线的局限性流水线的局限性 各阶段性能差异各阶段性能差异会会导致流水线性能下降导致流水线性能下降 寄存器延迟寄存器延迟开销开销导导致流水线性能下降致流水线性能下降硬件空闲硬件空闲延迟延迟?ps吞吐量吞吐量?GIPS延迟延迟510ps吞吐量吞吐量5.88GIPS指令流水线设计指令流水线设计基本要求流水线各个段的操作相互

45、独立流水线各个段的操作同步性能指标吞吐率(Throughput Rate)加速比(Speedup Ratio)效率(Efficiency)相关及处理 结构相关、数据相关和控制相关深度深度(depth)或并行度或并行度(degree of parallelism)即流水级数即流水级数m等待时间等待时间(latency) 每一作业从开始到结束所需时钟周期数，每一作业从开始到结束所需时钟周期数，m理想流水线：理想流水线： 各级延时时间相等；各级延时时间相等； 无等待时间；无等待时间； 大量代码不断流；大量代码不断流；吞吐率吞吐率(Throughput Rate)吞吐率吞吐率Tp：指单位时间内能完成的作业量。：指单位时间内能完成的作业量。最大吞吐率最大吞吐率Tpmax：流水线达到稳定状态后的吞流水线达到稳定状态后的吞吐率吐率。用于用于描述流水线执行各种运算的描述流水线执行各种运算的速率速率，通常表示通常表示为每秒执行的为每秒执行的指令指令数或每周期执行的数或每周期执行的指令指令数数。1(