FPGACPLD硬件设计开发

1、2021-10-201第三讲第三讲fpga/cpld硬件设计开发硬件设计开发信息与通信学院：信息与通信学院：*2021-10-202原理图/hdl文本编辑综合fpga/cpld适配fpga/cpld编程下载编程下载fpga/cpld器件和电路系统时序与功能门级仿真1、功能仿真、功能仿真2、时序仿真、时序仿真逻辑综合器逻辑综合器结构综合器结构综合器1、isp方式下载方式下载 2、jtag方式下载方式下载 3、针对、针对sram结构的配置结构的配置 4、otp器件编程器件编程 功能仿真功能仿真应用应用fpga/cpld的的eda开发流程开发流程:2021-10-203下载线及下下载线及下载板电路载

2、板电路用户板电路用户板电路设计设计通常，将对通常，将对cpld的下载称为的下载称为编程编程(program)，对，对fpga中的中的sram进行直接下载的方进行直接下载的方式称为式称为配置配置(configure)，但对，但对于于otp fpga的下的下载和对载和对fpga的专的专用配置用配置rom的下载的下载仍称为编程。仍称为编程。以以altera公司的公司的cpld及及fpg为主说明编程与配置方法为主说明编程与配置方法2021-10-204一、一、 byteblaster并行下载方式并行下载方式 在实际应用中，altera公司的器件一般采用byteblaster并行下载方，因为这种下载方式

3、既方便，速度又快。altera的byteblaster并行下载电缆的一端为25芯接口，可以与计算机上的25芯并口相连，另一端为l0芯接口，与含有目标器件的电路板相连。jtag接口2021-10-205l jtag(joint test action group:联合测试行动小组联合测试行动小组)是是一种国际标准测试协议一种国际标准测试协议ieee 1149.1兼容。兼容。什么是jtag？l主要用于芯片内部测试仿真。现在多数的高级器件都支持主要用于芯片内部测试仿真。现在多数的高级器件都支持jtag协议，如协议，如dsp、fpga器件等。器件等。l标准的标准的jtag接口是接口是4线：线：tms、

4、tck、tdi、tdo，分，分别为模式选择、时钟、数据输入和数据输出线。别为模式选择、时钟、数据输入和数据输出线。ljtag用来对芯片进行测试，允许多个器件通过用来对芯片进行测试，允许多个器件通过jtag接接口串联在一起，形成一个口串联在一起，形成一个jtag链，能实现对各个器件分链，能实现对各个器件分别测试。别测试。l现在，现在，jtagjtag接口还常用于实现接口还常用于实现ispisp（in-system programmable:in-system programmable:在线编程），对在线编程），对cpldcpld、flashflash等器件进行编程。等器件进行编程。2021-10

5、-206早期的早期的byteblaster mv下载线下载线最新的最新的byteblaster ii下载线下载线usb blaster 下载线下载线引脚12345678910ps 模式dckgndconf_donevccnconfig-nsta tus-data0gndjatg模式tckgndtdovcctms-tdignd 接口各引脚信号名称接口各引脚信号名称两种下载模式：两种下载模式：(1)被动串行同步被动串行同步(ps)方式方式(2)jtag方式方式2021-10-207byteblaster ii下载线下载线2021-10-208byteblaster ii下载线下载线2021-10-

6、209byteblaster mv下载线下载线2021-10-2010byteblaster mv下载线下载线2021-10-2011 增强型配置器件增强型配置器件 串行配置器件串行配置器件 max 9000a max 9000 max 3000a max 7000s max 7000b max 7000a max ii flex 6000 flex 8000 flex 10ke flex 10ka flex 10k apex 20kc apex 20ke apex 20k apex ii acex 1k mercury cyclone stratixmasterblasterusb blas

7、terbyteblaster ii器件器件表表2. byteblaster ii, usb blaster & masterblaster 电缆兼容能力电缆兼容能力2021-10-2012 二、二、 cpld的编程方案的编程方案pc机jtag编程端口cpldpc机isp编程端口cpld编程适配电路编程适配电路jtagjtag编程信号：编程信号：tcktck、tdotdo、tmstms、tditdicpldcpld内带有内带有eepromeeprom，掉，掉电后信息也电后信息也不会丢失，不会丢失，只需将软件只需将软件设计好的程设计好的程序直接下载序直接下载到芯片中就到芯片中就可以。可以。2021

8、-10-20131.cpld的的jtag方式编程方式编程cpld编程下载连接图编程下载连接图tck、tdo、tms、tdi为为cpld的的jtag口口对cpld编程2021-10-2014多多cpld芯片编程连接方式芯片编程连接方式cpld的多芯片编程的多芯片编程2021-10-20152cpld的的isp方式编程方式编程visplsi器件的编程采用器件的编程采用e2cmos元件来存储数据，元件来存储数据，编程时通过行地址和数据位对编程时通过行地址和数据位对e2cmos元件寻址。元件寻址。编程的寻址和移位操作由地址移位寄存器和数据编程的寻址和移位操作由地址移位寄存器和数据移位寄存器完成。两种寄

9、存器都按移位寄存器完成。两种寄存器都按flfo（先入（先入先出）的方式工作。先出）的方式工作。v由于器件是插在目标系统中或线路板上进行编程，由于器件是插在目标系统中或线路板上进行编程，因此在系统编程的关键是编程时如何使芯片与外因此在系统编程的关键是编程时如何使芯片与外部脱离。部脱离。 2021-10-2016cpldisp -in-system-programmerbalelattice 的的isp下载方式下载方式 isp接口2021-10-2017编程时连线编程时连线器件编程时需要五根信号线用来传递编程信息：器件编程时需要五根信号线用来传递编程信息：1）ispen：编程使能信号。当：编程使能

10、信号。当=1时，器件为正时，器件为正常工作状态；当常工作状态；当=0时，器件所有的时，器件所有的i/0端被置端被置成高阻状态，因而切断了芯片与外电路的联系。成高阻状态，因而切断了芯片与外电路的联系。2）sdo：为数据输出线。：为数据输出线。3）slck：为串行时钟线。：为串行时钟线。4）sdi：向串行移位寄存器提供编程数据和其它：向串行移位寄存器提供编程数据和其它命令。命令。5）mode：为编程状态机的控制线，：为编程状态机的控制线，sdi与与mode一起为编程状态机的控制线。2021-10-2018isp状态机共有三个状态：状态机共有三个状态： 闲置态（闲置态（idle）、移位态（）、移位态

11、（shift）和）和执行态（执行态（execute），三种状态转移图如下），三种状态转移图如下图所示。图所示。 移移位位态态（取取指指令令）闲闲置置态态（空空操操作作）执执行行态态（执执行行指指令令）lxlxlxhhhlhlhhhh2021-10-2019isp功能提高设计和应用的灵活性功能提高设计和应用的灵活性n 减少对器减少对器件的触摸件的触摸和损伤和损伤n 不计较器不计较器件的封装件的封装形式形式n 允许一般的允许一般的存储存储n 样机制造方样机制造方便便n 支持生产和支持生产和测试流程中测试流程中的修改的修改n 允许现场硬允许现场硬件升级件升级n 迅速方便地迅速方便地提升功能提升功能未

12、编程前先焊未编程前先焊接安装接安装系统内编程系统内编程-isp在系统现场重在系统现场重编程修改编程修改2021-10-2020fpga的3种常用的 标准下载配置模式1、passive serial mode3、jtag mode2、active serial mode 三、三、fpga的配置方案的配置方案fpgafpga是基于是基于sramsram工艺的工艺的，掉电后信，掉电后信息全部丢失息全部丢失需加配置芯需加配置芯片来存储信片来存储信息。息。2021-10-2021l主动配置方式（主动配置方式（as）：由：由fpga器件引导配置操作过程，器件引导配置操作过程，它控制着外部存储器和初始化过程

13、；它控制着外部存储器和初始化过程；l被动方式被动方式(ps): 是由外部计算机或控制器控制配置过程。是由外部计算机或控制器控制配置过程。lfpga在正常工作时，它的配置数据存储在在正常工作时，它的配置数据存储在sram中。由中。由于于sram的易失性，每次加电时，配置数据都必须重新下载。的易失性，每次加电时，配置数据都必须重新下载。在在实验系统中，通常采用外部计算机或控制器进行调试实验系统中，通常采用外部计算机或控制器进行调试，因，因此可以使用被动配置方式。此可以使用被动配置方式。l但是当数字系统设计完毕需要正式投入使用时，在应用现但是当数字系统设计完毕需要正式投入使用时，在应用现场不可能在场

14、不可能在fpga每次加电后，用一台每次加电后，用一台pc手动地进行配置。手动地进行配置。因此上电后，因此上电后，系统自动加载配置对于系统自动加载配置对于fpga来说是必须来说是必须的，的，这时这时fpga将主动从外围专用存储芯片中获得配置数据。将主动从外围专用存储芯片中获得配置数据。2021-10-2022 fpga配置配置jtag配置端口fpgaps配置端口pc机配置适配电路配置器件或配置电路as配置端口专用flash配置器件2021-10-2023使用使用pc并行口配置并行口配置fpgaps模式配置时序模式配置时序 2021-10-2024多多fpga芯片芯片配置电路配置电路2021-10

15、-2025 flex、acex、apex等系列 fpga器件配置连线图 注意：1、不要忘了将多片配 置 控制信号nce 引 脚接地！2、作为ps配置模式， 不要忘了将配置模式 控制信号脚msel1和 msel0都接地！flex、acex、apex系列系列fpga 配置电路配置电路 fpga passive serial configuration 被动串行配置模式被动串行配置模式10针标准配置/下载接口通过配置电路后与pc机的并行接口相接对fpga配置方案方案1:1:psps端口直接配置端口直接配置2021-10-2026fpga使用使用epc配置器件的配置时序配置器件的配置时序 用专用配置器

16、件配置用专用配置器件配置fpga2021-10-2027fpga的配置电路原理图的配置电路原理图otp配置器件配置器件：epc1441、epc1、epc1213等等 方案方案2:2:psps端口端口otpotp专用器件配置专用器件配置缺点缺点：1 1、芯片价格高。、芯片价格高。2 2、只能一次编程。、只能一次编程。3 3、可配置的、可配置的fpgafpga规模小，不能用于规模小，不能用于sopcsopc系统配置。系统配置。4 4、无法用于实时多任务重配置、无法用于实时多任务重配置2021-10-2028用专用配置器件配置用专用配置器件配置fpgaepc2配置配置fpga的电路原理图的电路原理图

17、epc2可以多次重复编可以多次重复编程，且是程，且是isp方式编程方式编程外部上拉电阻1k x 52021-10-2029 dclk ncsninit_conf oe data pc机fpgaepc2epc2配置芯片配置芯片配置电路和jtag编程端口dclkconf_donenconfignstatusdata0tcktmstdotditcktmstdotdi配置配置 编程编程利用利用flash结构的结构的epc2为为fpga作配置作配置方案方案3:3:psps端口端口e e平方专用器件配置平方专用器件配置缺点缺点：1 1、芯片价格高。、芯片价格高。2 2、可多次编程次数少。、可多次编程次数少

18、。3 3、无法用于实时多任务重配置、无法用于实时多任务重配置2021-10-2030方案方案4:4:asas端口端口flashflash专用器件配置专用器件配置 pc机cyclone系列 fpgaepcsxepcsx配置芯片配置芯片byteblasterii配置电路配置配置 编程编程asas配配置端置端口口byteblaster(mv)配置电路byteblasterii配置电路pofpof硬件购建配硬件购建配置文件置文件niosnios工作软件工作软件nios嵌入式系统缺点缺点：1 1、只适合于、只适合于cyclonecyclone系列器件系列器件2 2、无法用于实时多任务重配置、无法用于实时

19、多任务重配置2021-10-2031fpga普通单片机普通单片机eprom或串行e平方romps配置端口dclkconf_donenconfignstatusdata0方案方案5:5:psps端口单片机软件方式配置端口单片机软件方式配置单片机i/o端口单片机软件配置方案单片机软件配置方案缺点缺点：1 1、配置过程中易受干扰，可靠性低，不能用于可靠性要求高的领域。、配置过程中易受干扰，可靠性低，不能用于可靠性要求高的领域。2 2、配置速度慢，不能用于反应速度要求高的领域。、配置速度慢，不能用于反应速度要求高的领域。3 3、可配置的、可配置的fpgafpga规模小，无法用于大于规模小，无法用于大于

20、10k3010k30乃至乃至sopcsopc领域的器件配置。领域的器件配置。4 4、电路面积比较大、电路面积比较大5 5、实验模式不规范、实验模式不规范2021-10-2032单片机产生配置时序、读取eprom中的配置数据eprom中放置多个不同功能的配置文件对fpga进行配置2021-10-2033使用单片机配置使用单片机配置fpga图图2-54 mcu用用pps模式配置模式配置fpga电路电路2021-10-2034单片机使用单片机使用pps模式配置时序模式配置时序2021-10-2035用用89c52进行配置进行配置2021-10-2036各种规模的fpgaasic/cpldasic/c

21、pld大容量epromps配置端口dclkconf_donenconfignstatusdata0方案方案6:6:psps端口端口asic/cpldasic/cpld硬件高速配置方案硬件高速配置方案i/o端口缺点缺点：1 1、电路面积比较大、电路面积比较大2021-10-2037pc机选择机选择jtag下载模式下载模式掉电配置选择掉电配置选择ps下载模式下载模式掉电保护配置复位掉电保护配置复位40mhz配置时钟源配置时钟源掉电保护配置器件掉电保护配置器件配置文件配置文件rom配置成功指示配置成功指示2021-10-2038pc机fpga应用电路系统应用电路系统cpu/cpldcpu/cpld 大容量大容量rom/eprom/rom/eprom/flashflash芯片芯片fpga应用电路系统应用电路系统cpu/cpldcpu/cpld ramram方案1方案21 1、通用编程器、通用编程器2 2、通用仿真器、通用仿真器3 3、虚拟仪表、虚拟仪表 fpga的配置和重配置的配置和重配置(reconfiguration）2021-10-2039通过eda工具中的lpm模块调用如lpm_rom，lpm_fifo等fpga中的硬件eab/esb硬核硬核ipip或嵌入式硬件模块（如或嵌入式硬件模块（如eabeab）调用图示）调用图示通过lp