组合逻辑电路1ppt课件

1、第七章第七章 组合逻辑电路组合逻辑电路n 第一节第一节 组合逻辑电路的分析组合逻辑电路的分析n 第二节第二节 组合逻辑电路的设计组合逻辑电路的设计n 第三节第三节 编码器和译码器编码器和译码器n 第四节第四节 数据分配器和选择器数据分配器和选择器 n 第五节第五节 运算器运算器第一节第一节 组合逻辑电路的分析组合逻辑电路的分析n 组合逻辑电路组合逻辑电路n 组合逻辑电路的分析步骤组合逻辑电路的分析步骤n 例题例题一、组合逻辑电路一、组合逻辑电路数字电路数字电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路组合逻辑电路在恣意时辰，输出形状值组合逻辑电路在恣意时辰，输出形状值取决于该时辰各输入形

2、状的组合，而与先前取决于该时辰各输入形状的组合，而与先前形状无关的逻辑电路。形状无关的逻辑电路。二、组合逻辑电路的分析步骤二、组合逻辑电路的分析步骤 由知逻辑图列写逻辑表达式；由知逻辑图列写逻辑表达式； 化简表达式；化简表达式； 列写真值表；列写真值表； 分析逻辑功能。分析逻辑功能。例例1、分析电路的逻辑功能。、分析电路的逻辑功能。&F&A B&A BABA ABB ABBABAF )BA(B)BA(A BABA A BF 0 0 0 1 1 0 1 10110异或门异或门 =1BABABAF =1例例2、分析电路的逻辑功能。、分析电路的逻辑功能。A BB AABF B AAB A BF 0

3、0 0 1 1 0 1 10110同或门同或门&F&A B& BABA ABBAB AABF 例例3、裁判表决电路、裁判表决电路BA CA、B、C表示三表示三名裁判，其中名裁判，其中A是主裁判，是主裁判，B、C是副裁判。判是副裁判。判别任务过程。别任务过程。FACABACABF A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 00000111 当主裁判和一当主裁判和一名副裁判以为合格名副裁判以为合格时灯亮。时灯亮。A C&例例4、分析以下图，写出逻辑表达式并化简。、分析以下图，写出逻辑表达式并化简。&1F1&A BC)CABC)(

4、AABC(F CABCAABC ABC A + ABC C = ABC例例5、如图，一个用于保险柜的密码锁控制电路，、如图，一个用于保险柜的密码锁控制电路，开锁的条件是：开锁的条件是：(1)要拨对密码；要拨对密码；(2)要将开锁控制要将开锁控制开关开关S闭合。条件满足，开锁信号为闭合。条件满足，开锁信号为1，报警信号，报警信号为为0 ；条件不满足，开锁信号为；条件不满足，开锁信号为0，报警信号为，报警信号为1，警铃报警警铃报警 。试分析该电路的密码。试分析该电路的密码。A BCDSEC&F1开锁信号开锁信号F2报警信号报警信号 BADC BADC BA12FDC BA1F DC BA1F1 F

5、11，ABCD1001 密码是密码是1001。 F21， ABCD1001 警铃报警警铃报警 。 例例6、知输入信号波形如图，试画输出波形图。、知输入信号波形如图，试画输出波形图。&1&1A BCFCAC BABAC)CB(ABF ABC01 00 01 11 10CBA FA BC0000000 第二节第二节 组合逻辑电路的设计组合逻辑电路的设计n 组合逻辑电路的设计步骤组合逻辑电路的设计步骤n 例题例题一、组合逻辑电路的设计步骤一、组合逻辑电路的设计步骤 分析逻辑功能；分析逻辑功能； 列写真值表；列写真值表； 由真值表列写逻辑表达式；由真值表列写逻辑表达式； 化简表达式；化简表达式； 画出

6、逻辑图。画出逻辑图。例例1、知输入输出波形，试写出逻辑表达、知输入输出波形，试写出逻辑表达式，并变换为与非方式，并以与非门实式，并变换为与非方式，并以与非门实现。现。ABCF A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 10000011ABC01 00 01 11 10111ABBCABBCF ABBC FA BC例例2、设计一个三输入三输出的逻辑电路。当、设计一个三输入三输出的逻辑电路。当A=1，B=C=0，红、绿灯亮；当，红、绿灯亮；当C=1，B=A=0，黄、绿灯，黄、绿灯亮；当亮；当A=B=C=0，三个灯全亮。，三个灯全

7、亮。A、B、C为三输入端，为三输入端，F1、 F2、 F3分别代分别代表红、黄、绿灯，表红、黄、绿灯，1 表示灯亮；表示灯亮；0 表示表示灯灭。灯灭。 A B C F1 F2 F3 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 11111111F =A B C+A B CB C 2F =A B C+A B CA B 3F =A B C+A B C+A B C=B(A+AC)=A B+B C解：解：&F2A BC&F1F31例例3、设计一个三人表决逻辑电路，要求、设计一个三人表决逻辑电路，要求: 三三人人A、B、C各控制一个按键，赞成那么按键，各

8、控制一个按键，赞成那么按键，不赞成那么不按键，假设多数赞成那么灯亮，不赞成那么不按键，假设多数赞成那么灯亮，否那么灯不亮。否那么灯不亮。解：解：输入输入A、B、C“1按键按下按键按下 ，“0没按键，没按键，输出输出F“1灯亮，灯亮， “0灯不亮。灯不亮。得到与逻辑功能相对应的真值表得到与逻辑功能相对应的真值表A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 ABC000011111011110000L= AC + BC + AB11110000ABBCAC 第三节第三节 编码器和译码器编码器和译码器n 编码器编码器n 译码器译码器一

9、、编码器一、编码器 数字电路中，有时需求把某种控制信息数字电路中，有时需求把某种控制信息用一个规定的二进制数来表示，这种表示控用一个规定的二进制数来表示，这种表示控制信息的二进制数称为代码。将控制信息转制信息的二进制数称为代码。将控制信息转换成代码的过程称为编码。实现编码的组合换成代码的过程称为编码。实现编码的组合逻辑电路称为编码器。逻辑电路称为编码器。编码器编码器N2nn 二进制编码器二进制编码器对对N个信号进展编码，要保证个信号进展编码，要保证2nN。 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0

10、 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 二进制编码器将八个高低电平信号变为二进制编码器将八个高低电平信号变为八个不同的三位二值代码。八个不同的三位二值代码。 Y0Y7中恣意时辰只允许有一个输入为中恣意时辰只允许有一个输入为高电平信号。高电平信号。 二十进制编码器二十进制编码器将将Y0Y9 编成十个二值代码的电路。编成十个二值代码的电路。编码器编码器Y0Y9DCBA

11、000输输 出出输输 入入BCA0 (Y0)1 (Y1)2 (Y2)3 (Y3)4 (Y4)5 (Y5) 6 (Y6)7 (Y7)8 ( Y8)9 (Y9)D00011101000011110001101100000000001118421BCD码编码表码编码表89DYY 4567CYYYY 2367BYYYY 13579AY YY YY T74148 83 线优先编码器线优先编码器 T34183 线优先编码器线优先编码器 T1147二十二十 进制优先编码器进制优先编码器常用编码器集成电路常用编码器集成电路填空：计算机键盘上填空：计算机键盘上101个键盘用二进制代个键盘用二进制代码进展编码，至

12、少应为码进展编码，至少应为_位二进制数。位二进制数。2n101 n = 77二、译码器二、译码器 译码是编码的逆过程，是将输入代码的译码是编码的逆过程，是将输入代码的含义含义“翻译成一组高低电平信号。实现译翻译成一组高低电平信号。实现译码的组合逻辑电路称为译码器。码的组合逻辑电路称为译码器。 N2n 线译码器线译码器24 线线译码器译码器38 线线416 线线译码器译码器N2nnY0&A B&Y1Y2Y324 线译码器线译码器BAY1 Y0ABBAY2 BAY3 A B Y0 Y1 Y2 Y3 0 0 0 1 1 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0此译码

13、器此译码器 输出低电输出低电平有效。平有效。E 参与使能端参与使能端E，可以控，可以控制译码器的任务。制译码器的任务。E1，Y0Y3都为都为1，译，译码器不任务；码器不任务；E0，译码器正常任务。，译码器正常任务。运用实例运用实例三态门三态门三态门三态门三态门三态门三态门三态门译码器译码器A1A0Y0Y1Y2Y3 计算机计算机 中央处置中央处置 单元单元 (CPU)数据线数据线地址线地址线 外外设设数数据据线线 显示译码器显示译码器数字显示电路数字显示电路译码器译码器驱动器驱动器显示器显示器常用的显示方式：字形重叠式常用的显示方式：字形重叠式 分段式分段式 点阵式点阵式 常用的数码显示管：辉光

14、数码管常用的数码显示管：辉光数码管 荧光数码管荧光数码管 液晶显示器液晶显示器 发光二极管发光二极管(LED)七段七段LED显示器显示器abcdefgf g a be d c 共阴极共阴极a b c d e f g a b c d e f g 共阳极共阳极E74LS 双双24 线译码器线译码器 74LS3 8线译码器线译码器 T337七段译码显示器七段译码显示器T1047七段译码驱动器七段译码驱动器常用译码器集成电路常用译码器集成电路显示译显示译码器码器A3A2A1A000001001第四节第四节 数据分配器和选择器数据分配器和选择器 n 数据分配器数据分配器n 数据选择器数据选择器 数据分配

15、器是指可以完成将一个数据数据分配器是指可以完成将一个数据经过选择，能送到多个数据输出端的逻经过选择，能送到多个数据输出端的逻辑电路。辑电路。数据输入数据输入Y0Y1Y2Y3地址输入地址输入00011011一、数据分配器一、数据分配器数数据据输输出出74LS数据分配器，多路转换器数据分配器，多路转换器 38线译码器线译码器16151413121110912345678A B CG2AG2B G1GNDUCC地址地址数据数据使能控制使能控制输出输出Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7G1为控制端，为控制端，高电平有效高电平有效二、数据选择器二、数据选择器 数据选择器是指可以完成将多个数据数

16、据选择器是指可以完成将多个数据经过选择，能送到一个数据输出端的逻经过选择，能送到一个数据输出端的逻辑电路。辑电路。数据输出数据输出I0I1I2I3地址输入地址输入00011011数数据据输输入入74LS151八选一多路数据开关八选一多路数据开关16151413121110912345678 I3 I2 I1 I0 Y WGNDE I4 I5 I6 I7 S1 S2 S3UCC地址地址控制控制输出输出输入输入输入输入E为控制端，为控制端，低电平有效低电平有效多路信号分时传送电路多路信号分时传送电路I0 I7E C B AYWW0 W7Y0 Y7G2BG2AG1C B AGNDGNDW0 W7B2

17、 B1 B074LS15174LS第五节第五节 运算器运算器n 加法器加法器n 比较器比较器一、加法器一、加法器 半加器半加器 不思索进位，将两个二进制数不思索进位，将两个二进制数A和和B相加，相加，称为半加。实现半加运算的电路称为半加器。称为半加。实现半加运算的电路称为半加器。 令令A、B为加数，为加数，S为和，为和，C为进位。可得为进位。可得真值表：真值表： A B S C 0 0 0 1 1 0 1 110010001BABABAS CA B逻辑图逻辑图 =1 ABSC逻辑符号逻辑符号 coABSC 全加器全加器 相加时思索来自低位的进位，称为全加。相加时思索来自低位的进位，称为全加。实现全加运算的电路称为全加器。实现全加运算的电路称为全加器。 令令Ai、Bi为加数为加数Ci-1为低位进位，为低位进位，Si为和，为和，Ci为高位进位。可得真值表：为高位进位。可得真值表： A B Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1001000110010111iiii1iiii1iii1iiBA)B