2-2定点加减法150917分析

1、2.2 定点加法/减法运算计算机组成原理计算机组成原理 Slide 2 1 定点补码加/减法运算o 运算方法及实现n 补码加减法运算公式n 溢出检测n 补码加减法逻辑实现o 快速加法器计算机组成原理 Slide 3 补码加减法的实现o X + Y补= X补+ Y补n 两数和的补码等于两数补码之和o X Y 补= X补+ -Y补=X补- Y补n 两数差的补码等于两数补码之差n 减法变加法，关键是求-Y补o -Y补= Y补补n 对 Y补逐位取反, 再在最低位加 1计算机组成原理 Slide 4 补码加法公式证明o X + Y补= X补+ Y补n x0 y0 (无需证明)n x0 y0 n x0 (

2、2/3证明相同)n x0 y0 y0 x补=x y补=2+yx补+ y补=x+2+y=2+(x+y) 当x+y0时 2+(x+y)2 进位位舍去 x补+ y补=2+(x+y)=x+y (mod 2) =x+y补 (mod 2)计算机组成原理 Slide 6 (4) x0 y0 x+y0 x补=2+x y补=2+y x补+ y补=2+x+2+y=2+(2+x+y) mod 2 2+(2+x+y) mod 2 =(2+x+y) =x + y补 mod 2计算机组成原理 Slide 7 补码减法公式证明X-Y补= X补 - Y补 ?X-Y补= X补+ -Y补 (加法公式)-Y补=- Y补 ?-Y补+

3、 Y补= Y+(-Y)补=0补=0故-Y补=- Y补成立 X-Y补= X补+ -Y补= X补 - Y补计算机组成原理 Slide 8 补码加法的几种情况 正正得负，正溢出负负得正，负溢出正常结果符号位进位舍去，正常结果计算机如何识别运算结果是否溢出?计算机组成原理 Slide 9 单符号数溢出检测-1 符号位进位Cf，最高位进位CnCf = 0，Cn = 0Cf = 1，Cn = 1Cf = 0，Cn = 1Cf = 1，Cn = 0计算机组成原理 Slide 10 nfCCV单符号数溢出检测-2溢出信号V对应的真值表110101011000VCnCf符号位进位Cf，最高位进位Cn计算机组成原

4、理 Slide 11 双符号数溢出检测-1 非正常符号位，溢出符号位进位舍去，正常结果正常结果非正常符号位，溢出计算机组成原理 Slide 12 21ffV双符号数溢出检测-2溢出信号V对应的真值表110101011000Vf2f1计算机组成原理 Slide 13 二进制加法运算 Xn-1 X2 X1 X0 Yn-1 Y2 Y1 Y0+ ?n-1 ?2 ?1 ?0o各位逐位相加，进位从右至左传递o首先要考虑一位加法，然后考虑进位链 1 1 0 1 0 1 1 0+ ? ? ? ?计算机组成原理 Slide 14 一位加法逻辑电路实现S=XYo0 1 = 1o1 0 = 1o1 1 = 0o0

5、0 = 0YXS=1XYS一个异或门即可实现自动实现一位加法算术运算变成逻辑电路=1异或运算符异或运算符计算机组成原理 Slide 16 带进位链的一位全加器输入: 加数Xi 、Yi 低位进位输入Ci输出: 和数Si ，进位输出Ci+1111111001110101010011000进位Ci+10110和数Si110010100000加数Yi加数Xi低位进位CiiiiiCYXSiiiiiiiiiiiiCYXYXCCYXYXC)()(11计算机组成原理 Slide 17 一位全加器逻辑电路实现iiiiiiCYXYXC)(1Ci Xi YiFASiXi YiCiCi+1一位全加器=1=1&1&Ci

6、+1SiiiiiCYXS=1异或运算符号异或运算符号&与运算符号与运算符号1或运算符号或运算符号计算机组成原理 Slide 18 多位加法器o N位加法器包含n个全加器o 将多个一位全加器串联o 低位进位输出连接到高位进位输入计算机组成原理 Slide 19 单符号位补码加法器电路FAn-2Sn-2Xn-2Yn-2C0FA0C1S0X0Y0FA1Cn2S1X1Y1符 号 位Cn1CnSn-1FAn-1Xn-1Yn-1行波进位加法器溢出位V=1=1异或运算符号异或运算符号计算机组成原理 Slide 20 双符号位补码加法器电路FAn-2Sn-2Xn-2Yn-2C0FA0C1S0X0Y0FA1Cn

7、2S1X1Y1符 号 位Cn1CnSn-1FAn-1Xn-1Yn-1溢出位V=1=1异或运算符号异或运算符号计算机组成原理 Slide 21 补码减法减法电路实现o 补码减法可以转换为加法 X补 - Y补= X补+ -Y补实现减法的关键是求减数Y乘以负一-Y的补码 方法：将Y补连同符号位一起,逐位取反末位加一 -Y补= Y补补o S=X补 + Y补 S= X补 + -Y补 减法可以在加法电路基础上实现减法可以在加法电路基础上实现只是输入不同只是输入不同计算机组成原理 Slide 22 加法器的改造C0FAn-1Sn-1FAn-2FA1FA0Cn1Cn2C1Sn-2S1S0CnXn-1Yn-1X

8、n-2Yn-2X1Y1X0Y0符 号 位溢出位V=1Input ? p 加法器 输入Y补作加法， 如果输入-Y 补则作减法XX补补 - Y- Y补补= X= X补补+ -Y+ -Y补补计算机组成原理 Slide 23 加法器的改造.o 引入控制位 nM=0时送入加法器的是Y补 ，做加法运算nM=1时送入加法器的是-Y补，做减法运算MYInputi-Y补= Y补补110101011000InputM(0加/1减)Yi将将Y补连同符号位补连同符号位一起取反末位加一一起取反末位加一计算机组成原理 Slide 24 单符号补码加/减器电路实现MM0加M=1减C0FAn-1Sn-1FAn-2FA1FA0

9、Cn1Cn2C1Sn-2S1S0CnXn-1Yn-1Xn-2Yn-2X1Y1X0Y0符 号 位溢出位V=1=1=1=1=1减法的避免, 减少了逻辑器件 MYInputi逐位取反逐位取反末位加一末位加一=1异或运算符号异或运算符号计算机组成原理 Slide 25 串行加法器时间延迟n个加法器延迟FAn-2Sn-2Xn-2Yn-2C0FA0C1S0X0Y0FA1Cn2S1X1Y1符 号 位Cn1CnSn-1FAn-1Xn-1Yn-1溢出位V=1计算机组成原理 Slide 26 典型门电路的逻辑符号和时间延迟 T2T3TT被定义为相应于被定义为相应于单级逻辑电路的单位门延迟单级逻辑电路的单位门延迟。

10、T通常采用一个通常采用一个“与非与非”门门或一个或一个“或非或非”门门的时间延迟来作为度量单位。的时间延迟来作为度量单位。计算机组成原理 Slide 27 典型门电路的逻辑符号和时间延迟3TXNOR异或非异或非3TXOT异或异或2TOR或或2TAND与与TNOT非非TNOR或非或非TNAND与非与非时间延迟时间延迟逻辑符号（正逻辑）逻辑符号（正逻辑）门的功能门的功能门的名称门的名称接线逻辑接线逻辑(与或非与或非)AOIT+TRC计算机组成原理 Slide 28 一位全加器(FA)的时间延迟iiiiCYXSiiiiiCYXYXCi)(1Si的时间延迟为6T(每级异或门延迟3T)；Ci1的时间延迟

11、为5T。计算机组成原理 Slide 29 n位行波进位加法器的延迟时间ta: : 9T为最低位上的两极“异或”门加上溢出“异或”门的总时间； 2T为每级进位链的延迟时间。tan2T9T(2n9)T考虑溢出检测时，有：当不考虑溢出检测时，有：ta(n-1)2T9T ta为在加法器的输入端输入加数和被加数后,在最坏的情况下加法器输出端得到稳定的求和输出所需要的最长时间。 ta越小越好。计算机组成原理 Slide 30 0Bi,AiC0输入输入3TBi与与M异或异或FA0的的A0 B0，A0B0其他其他FA的的Ai Bi , AiBi 3T2TC1C2C32T2T3T3T3TCn-1Cn2T3TS0

12、S1S2Sn-13T异或门溢出检测异或门溢出检测t ta ann2 2T T9 9T T(2(2n n9)9)T TV计算机组成原理 Slide 31 0Bi,AiC0输入输入3TBi与与M异或异或FA0的的A0 B0，A0B0其他其他FA的的Ai Bi , A0B0 3T2TC1C2C32T2T3T3T3TCn-1Cn2T3TS0S1S2Sn-13T异或门检测输出异或门检测输出t ta a( (n-1).n-1).2 2T T9 9T T无溢出检测时的延迟计算无溢出检测时的延迟计算计算机组成原理 Slide 32 快速加法器o 后一个FA等待前一个FA的进位输入；o 能否提前产生各位的进位输

13、入？o 使得各位的加法运算能并行并行起来起来o 即可提高多位加法器运算速度计算机组成原理 Slide 33 并行加法器进位链o Si=XiYiCi-1oCi=Ci-1(XiYi)+XiYioGi = XiYi oPi=XiYiGi 进位生成函数 GeneratePi 进位传递函数 PropagateoCi = Gi+PiCi-1计算机组成原理 Slide 34 并行加法器进位链oCn = XnYn+(XnYn)Cn-1=Gn+PnCn-1oCn-1 = Xn-1Yn-1+(Xn-1Yn-1)Cn-2=Gn-1+Pn-1Cn-2ooC1 = X1Y1+(X1Y1)C0=G1+P1C0o高位的运算

14、依赖于低位运算的进位输入n计算不能并行o 能否提前得到当前位的进位输入?计算机组成原理 Slide 35 并行加法器进位链C1 = X1Y1+(X1Y1)C0=G1+P1C0C2 = X2Y2+(X2Y2) C1=G2+P2C1=G2+P2(G1+P1C0)=G2+P2G1+P2P1C0C3 = X3Y3+(X3Y3) C2=G3+P3C2=G3+P3(G2+P2G1+P2P1C0)=G3+P3G2+P3P2G1+P3P2P1C0计算机组成原理 Slide 36 并行加法器进位链Cn-1 = Gn-1+Pn-1Gn-2+Pn-1Pn-2Gn-3 +Pn-1 Pn-2 P1C0Cn = Gn+P

15、nGn-1+PnPn-1Gn-2 +PnPn-1Pn-2Gn-3 +Pn-1 Pn-2 P1C0o位数越长，进位链电路复杂度越高o通常按照4位一组进行分组运算仅仅与最低位的进位输入有关计算机组成原理 Slide 37 Generate & Propagate c0g1p1c1c0p1g1g2p2c2C1 = G1+P1C0C2 = G2+P2G1+P2P1C0c4c0g1p1g2p2g3p3g4p4计算机组成原理 Slide 38 X1 Y1G1 P1=1&X2 Y2G2 P2=1&X3 Y3G3 P3=1&X4 Y4G4 P4=1&与门异或门电路Gi = XiYi Pi=XiYi计算机组成原

16、理 Slide 39 先行进位电路c0 & G4 P4 G3 P3 G2 P2G1 P1c4 c3c2 c1 11&1&1C1 = G1+P1C0C2 = G2+P2G1+P2P1C0C3 = G3+P3G2+P3P2G1+P3P2P1C0C4 = G4 +P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0&与与1或或计算机组成原理 Slide 40 串行加法器的长时间延迟将不复存在n个加法器延迟FAn-2Sn-2Xn-2Yn-2C0FA0C1S0X0Y0FA1Cn2S1X1Y1符 号 位Cn1CnSn-1FAn-1Xn-1Yn-1溢出位V=1串行加法器的长时间延迟将不复存在o S

17、4=X4 Y4 C3o S3=X3 Y3 C2o S2=X2 Y2 C1o S1=X1 Y1 C0o 进位信号得到后，所有运算只需要一级异或门即可完成计算机组成原理 Slide 41 计算机组成原理 Slide 42 四位快速加法器与门异或门电路G4 P4G3 P3G2 P2G1 P1X4 Y4X3 Y3 X2 Y2X1 Y1=1=1=1=1C0先行进位电路G4 P4G3 P3G2 P2 G1 P1C4 C3 C2 C1 X4 Y4X3 Y3 X2 Y2X1 Y1S4S3S2S1C4计算机组成原理 Slide 43 4位快速加法器C4C016位加法器如何构造？ 快速加法器C16 快速加法器C1

18、2 快速加法器C8 快速加法器C4C0o组内先行进位o组间串行进位o可否组间并行？计算机组成原理 Slide 44 成组进位o C4 = G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0o G4 *= G4+P4G3+P4P3G2+P4P3P2G1n成组进位发生输出o P4 *= P4P3P2P1n成组进位传递函数o C4 = G4*+P4*C0 o C1 = G1 +P1 C0 比较原相邻位进位公式计算机组成原理 Slide 45 成组进位o C4 = G4*+P4*C0o C8 =G8*+P8* (G4*+P4*C4) =G8*+P8*G4*+P8*P4*C0o C16

19、 =G16*+P16*G12*+P16*P12*G8* +P16*P12*P8*G4*+P16*P12*P8*P4*C0o 用4组 P* G*作输入，即可复用原先行进位电路o 产生组间先行进位信号 快速加法器C16 快速加法器C12 快速加法器C8 快速加法器C4C0计算机组成原理 Slide 46 成组进位产生和传递g1g2p2g3p3g4p4G*oP4 *= P4P3P2P1 oG4 *= G4+P4G3+P4P3G2+P4P3P2G1oC4 = G4*+P4*C0 p4p2p1P*p3计算机组成原理 Slide 47 两级先行进位电路 G4 P4 C13 C14 C15 G12 P12

20、G13 P13 G14 P14 G15 P15 C16 & &* * &1111计算机组成原理 Slide 48 先行进位电路CLA74182o 输入: P4G4 P3G3 P2G2 P1G1 C0o 输出: 先行进位输出C4 C3 C2 C1 成组进位传送输出P* 成组进位发生输出G*o Cn = Gn+PnGn-1+PnPn-1Gn-2 +PnPn-1Pn-2Gn-3 +Pn-1 Pn-2 P1C0o Gi = XiYi Pi=XiYi计算机组成原理 Slide 49 先行进位电路CLA74182先行进位电路74182P4G4 P3G3 P2G2 P1G1C0 C4 C3 C2 C1P*G

21、*计算机组成原理 Slide 50 o 先行进位的多功能算术/逻辑运算单元ALU74181Cn+4S3S2S1S0A3A2A1A0B3B2B1B0CnMA=BPGSN741814位ALUF3F2F1F018 20 22 119 21 23 2781415171311109163456C0SN74181逻辑电路逻辑电路计算机组成原理 Slide 52 16位组内先行进位，组间先行进位 ALU74181 X16Y16X15Y15X14Y14X13Y13C12P16 G16 ALU74181 X12Y12 X11Y11 X10Y10X9Y9C8P12 G12 ALU74181 X8Y8X7Y7X6Y6 X5Y5C4P8 G8 ALU74181 X4Y4X3Y3X2Y2 X1Y1C0P4 G4 P* G* P4 G4 C3 P3 G3 C2 P2 G2 C1 P1 G1 CLA （74182）C0C4计算机组成原理 Slide 53 C0 P* G* C3 C2 C1 CLA （74182）C4 P G Cout C0 P G Cout C0C0 P* G* C