项目二组合逻辑电路

1、数数电电字字技技子子术术数数电电字字技技子子术术数数电电字字技技子子术术获得高、低电平的基本方法：利用半导体开关元件获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。的导通、截止（即开、关）两种工作状态。逻辑逻辑0和和1： 电子电路中用高、低电平来表示。电子电路中用高、低电平来表示。1 1、二极管的开关特性二极管的开关特性逻辑门电路：用以实现基本和常用逻辑运算的电子电逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。路。简称门电路。基本和常用门电路有与门、或门、非门（反相器）、基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异

2、或门等。与非门、或非门、与或非门和异或门等。二极管二极管符号：符号：正极正极负极负极uD 数数电电字字技技子子术术 + ui RL +uo D开关电路 IF 0.5 0.7iD(mA) uD(V)伏安特性UBR0 + ui=0V RL +uo Dui=0V时的等效电路 + + ui=5V RL +uo D 0.7Vui=5V 时的等效电路uououi0V时，二极管截止，如时，二极管截止，如同开关断开，同开关断开，uo0V。ui5V时，二极管导通，如时，二极管导通，如同同0.7V的电压源，的电压源，uo4.3V。二极管的反向恢复时间限制了二极管的开关速度。二极管的反向恢复时间限制了二极管的开关速

3、度。Ui0.5V时，二极管导通。数数电电字字技技子子术术Q2ui iB e Rb biC (mA) 直流负载线 VCC Rc 0+VCCiC uo工作原理电路输出特性曲线80A60A40A20AiB=00 UCES VCC uCE(V) 0 0.5 uBE(V)输入特性曲线iB(A)Q1Q Rc c饱和区饱和区截止区截止区放放大大区区2 2、三、三极管的开关特性极管的开关特性数数电电字字技技子子术术RbRc+VCCbce截止状态截止状态饱和状态饱和状态iBIBSui=UIL RON ，相应输入，相应输入端为高电平。端为高电平。510 RI B) L2(AB)L3(A=B)L2(AB AB AB

4、3A3B2A2B1A1B0A0B、AB AB) L2(AB) L3(A=B)111&1111111111&1&逻辑图逻辑图数数电电字字技技子子术术 16 15 14 13 12 11 10 9 74LS85 1 2 3 4 5 6 7 8 VCC A3 B2 A2 A1 B1 A0 B0 B3 AB AB A=B AB AB AB ABAB AB ABAB AB ABAB AB、 AB ABAB AB ABAB AB ABAB AB必须预先必须预先预置为预置为0 ，最低，最低4位的级联输入端位的级联输入端AB AB AB AB AB AB AB AB AB AB AB A=B数数电电字字技技子

5、子术术小结小结加法器加法器1.1.能对两个能对两个1 1位二进制数进行相加而求得和及进位的逻辑电路位二进制数进行相加而求得和及进位的逻辑电路称为半加器。称为半加器。2.2.能对两个能对两个1 1位二进制数进行相加并考虑低位来的进位，即相位二进制数进行相加并考虑低位来的进位，即相当于当于3 3个个1 1位二进制数的相加，求得和及进位的逻辑电路称为位二进制数的相加，求得和及进位的逻辑电路称为全加器。全加器。3.3.实现多位二进制数相加的电路称为加法器。按照进位方式实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。的不同，加法器分为串行进位加法器

6、和超前进位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路复杂。度较快、但电路复杂。4.4.加法器除用来实现两个二进制数相加外，还可用来设计代加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。码转换电路、二进制减法器和十进制加法器等。数数电电字字技技子子术术比较器比较器1.1.在各种数字系统尤其是在计算机中，经常需要对在各种数字系统尤其是在计算机中，经常需要对两个二进制数进行大小判别，然后根据判别结果转两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来完成两

7、个二进制数的大小比向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。二进制数，输出是比较的结果。2.2.利用集成数值比较器的级联输入端，很容易构成利用集成数值比较器的级联输入端，很容易构成更多位数的数值比较器。数值比较器的扩展方式有更多位数的数值比较器。数值比较器的扩展方式有串联和并联两种。扩展时需注意串联和并联两种。扩展时需注意TTLTTL电路与电路与CMOSCMOS电电路在连接方式上的区别。路在

8、连接方式上的区别。小结小结数数电电字字技技子子术术 人们为解决实践上遇到的各种逻辑问题，设计了许多人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家大量出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路制造成已经把这些逻辑电路制造成中规模集成的组合逻辑电路中规模集成的组合逻辑电路产品产品。 比较常用的有比较常用的有编码器编码器、译码器译码器、数据选择器数据选择器、加法加法器器和和数值比较器数值比较器等等。下面分别进行介绍。等等。下面分别进行介绍

9、。数数电电字字技技子子术术数数电电字字技技子子术术编码器的目的与要求编码器的目的与要求： 1. 掌握编码、编码器、优先编码的概念。掌握编码、编码器、优先编码的概念。 2. 了解二进制编码器的逻辑功能、设计方法。了解二进制编码器的逻辑功能、设计方法。 3. 了解优先编码器了解优先编码器MSI 器件器件74LS147的逻辑功能。的逻辑功能。 4. 掌握查手册了解掌握查手册了解MSI器件功能的方法。器件功能的方法。重点与难点：重点与难点： 掌握编码、编码器、优先编码的概念掌握编码、编码器、优先编码的概念。提问：提问：1 编码原则？编码原则？ 2 为什么要用二进制编码器？为什么要用二进制编码器？数数电

10、电字字技技子子术术一、概念一、概念编码：编码：用代码表示特定对象的过程。如：商品条形码，键盘编用代码表示特定对象的过程。如：商品条形码，键盘编码器。码器。编码器：编码器：实现编码的逻辑电路。实现编码的逻辑电路。n2编码器1Y1I1mI0Y1nY0I二进制编码的原则：用二进制编码的原则：用n位二进制代码可表示位二进制代码可表示 信号，信号，M个个输入信号编码时，应由输入信号编码时，应由 M来确定编码的输出位数来确定编码的输出位数n。n2编码器编码器 二进制编码器二进制编码器 二二- -十进制编码器十进制编码器 优先编码器优先编码器 数数电电字字技技子子术术二、二进制编码器二、二进制编码器1. 三

11、位二进制普通编码器三位二进制普通编码器定义：任何时刻只允许输入一个有效编码请求信号，否则输出将发生混乱。 举例：以一个三位二进制普通编码器为例，说明普通编码器的工作原理。 图3-4 普通编码器的方框图输入：八个信号（对象）I0I7 （二值量）八个病房呼叫请求输出：三位二进制代码Y2Y1Y0称八线三线编码器对病房编码数数电电字字技技子子术术二、二进制编码器二、二进制编码器1. 三位二进制普通编码器三位二进制普通编码器 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0 表 编码器输入输出的对应关系设输入信号为1表示对该输入进行编码。任何时刻只允许输入一个编码请求表达式、电路图？其它输入取

12、值组合不允许出现，为无关项。数数电电字字技技子子术术I1I2I3I4I5I6I7Y0Y1Y23 位二进制位二进制编码器编码器用用 n 位二进制数码对位二进制数码对 2n 个个输入信号进行编码的电路。输入信号进行编码的电路。 二、二进制编码器二、二进制编码器由图可写出编码器由图可写出编码器的输出逻辑函数为的输出逻辑函数为由上式可列出真值表为由上式可列出真值表为原原码码输输出出Y0=I1I3I5I7Y2=I4I5I6I7Y1=I2I3I6I7Y0=I1I3I5I7I0省略不画省略不画 8 个需要编码个需要编码的输入信号的输入信号输出输出 3 位位二进制码二进制码I1I2I3I4I5I6I7Y0Y1

13、Y21111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输输 出出输输 入入被编信号高电平有效。被编信号高电平有效。 8 线线 3 线编码线编码器器1. 三位二进制普通编码器三位二进制普通编码器数数电电字字技技子子术术2. 三位二进制优先编码器三位二进制优先编码器设设I7的优先级别最高，的优先级别最高，I6次之，依此类推，次之，依此类推，I0最低。最低。真真值值表表 在优先编码器中，允许同时输入两个以上的有效编码请求在优先编码器

14、中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先权最高的一信号。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。个进行编码。优先级别的高低优先级别的高低由设计者根据输入信号的轻重缓由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权。急情况而定。如根据病情而设定优先权。数数电电字字技技子子术术12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIII

15、IIIIY逻辑表达式逻辑表达式数数电电字字技技子子术术逻辑图逻辑图111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08线线-3线线优优先先编编码码器器如果要求输出、输入均为反变量，则只要在图中的如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。每一个输出端和输入端都加上反相器就可以了。数数电电字字技技子子术术3. 集成集成3位二进制优先编码器位二进制优先编码器表3-5 74LS148电路的功能表例：八线三线优先编码器74LS148 数数电电字字技技子子术术3. 集成集成3位二进制优先编码器位二进制优先编码器 74LS148的逻辑

16、功能描述： (1) 编码输入端：逻辑符号输入端 上面均有“”号，这表示编码输入低电平有效。I0I7低电平有效允许编码，但无有效编码请求优先权最高数数电电字字技技子子术术3. 集成集成3位二进制优先编码器位二进制优先编码器(2) 编码输出端 ：从功能表可以看出，74LS148编码器的编码输出是反码。Y2、Y1、Y0 数数电电字字技技子子术术3. 集成集成3位二进制优先编码器位二进制优先编码器 （3） 选通输入端：只有在 = 0时，编码器才处于工作状态；而在 = 1时，编码器处于禁止状态，所有输出端均被封锁为高电平。SS禁止状态工作状态数数电电字字技技子子术术3. 集成集成3位二进制优先编码器位二

17、进制优先编码器允许编码，但无有效编码请求正在优先编码（4）选通输出端YS和扩展输出端YEX：为扩展编码器功能而设置。数数电电字字技技子子术术3. 集成集成3位二进制优先编码器位二进制优先编码器VCC YS YEX I3 I2 I1 I0 Y0I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 974LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEXST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 1474LS148 5 4 3 2 1 13 12 11 10(a) 引脚排列图(b) 逻辑功能示意图集成集成3

18、3位二进制优先编码器位二进制优先编码器74LS14874LS148 以上通过对以上通过对74LS148编码器逻辑功能的分析，介绍了编码器逻辑功能的分析，介绍了通过通过MSI器件逻辑功能表了解集成器件功能的方法。器件逻辑功能表了解集成器件功能的方法。 要求初步具备要求初步具备查阅器件手册查阅器件手册的能力。不要求的能力。不要求74LS148的功的功能表。能表。数数电电字字技技子子术术图3-6 用74LS148接成的16线4线优先编码器 优先权最高(2)片无有效编码请求时才允许(1)片编码编码输出的最高位编码输出为原码仿真仿真 数数电电字字技技子子术术I1I2I3I4I5I6I7Y0Y1Y2I8I

19、9Y38421BCD 码编码器码编码器三、二十进制编码器三、二十进制编码器将将 0 9 十个十十个十进制数转换为二进制进制数转换为二进制代码的电路。又称代码的电路。又称十十进制编码器进制编码器。 I0省略不画省略不画输出输出 4 位位二进制代码二进制代码原码输出原码输出I1I2I3I4I5I6I7Y0Y1Y2I8I9Y31001100000000000010100000000111000100000000110000100000010100000100000001000000100001100000000100001000000000100100000000000100000000000000

20、1Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0输出输出输入输入10 线线 4 线编码器线编码器被编信号被编信号高电平有效高电平有效数数电电字字技技子子术术数数电电字字技技子子术术CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二二 - - 十进制优先编码器十进制优先编码器 CT74LS147I9 = 1，I8 = 0 时时，不论不论 I0 I7 为为 0 还是还是 1，电路只，电路只对对 I8 进行编进行编码，输出反码码，输出反码 0111。反码输出反码输出被编信号输入，被编信号输入，( (省省略了略了 I0) )，低电平有效。，低电平有效。011111111

21、1110101111111110001111111101101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输出输入输入 I9 = 0 时时，不论其他，不论其他 Ii 为为 0 还是还是 1，电路只，电路只对对 I9 进行编进行编码码，输出，输出 Y3Y2Y1Y0 = 0110，为反码，其原码为为反码，其原码为 1001。111010011001111111111111无编码请求无编码请求Y3Y2Y1Y0=1111依依次次类类推推CT74LS147I8I1I2I3I4I5I6I

22、7Y0Y1Y2Y3I9被编信号优先级别从高到被编信号优先级别从高到低依次为低依次为 I9、I8、I7、I6、I5、 I4、I3、I2、I1、I0。输入端和输出端都是低电平有效数数电电字字技技子子术术小结小结用二进制代码表示特定对象的过程用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为称为编码；实现编码操作的电路称为编码器。编码器。编码器分二进制编码器和十进制编编码器分二进制编码器和十进制编码器，各种译码器的工作原理类似，码器，各种译码器的工作原理类似，设计方法也相同。集成二进制编码器设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码和集成十进制编码器均采用优先编码方

23、案。方案。数数电电字字技技子子术术数数电电字字技技子子术术完全译码：输出线的数目完全译码：输出线的数目m= ,即每一个输出函数都对应于即每一个输出函数都对应于n个输入变量的一个最小项。个输入变量的一个最小项。不完全编码：输出线的数目不完全编码：输出线的数目m n2n21 1、概念、概念译码器1Y1A1nA0Y1mY0A译码：译码：把特定信息的二进制代码翻译出来的过程称为译码，把特定信息的二进制代码翻译出来的过程称为译码， 是编码的逆过程。是编码的逆过程。译码器：译码器：实现译码功能的电路称为译码器。实现译码功能的电路称为译码器。二进制译码的原则：二进制译码的原则：n个输入端具有个输入端具有 个

24、不同的组合，输出个不同的组合，输出线的数目线的数目m最多有最多有 条。应由条。应由m 确定输入和输出信号确定输入和输出信号的位数。的位数。 n2n2n2数数电电字字技技子子术术（1）3位二进制译码器位二进制译码器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表

25、真值表输输入入：3位二进制代码位二进制代码 输输出出：8个互斥的信号个互斥的信号2 2、二进制译码器、二进制译码器数数电电字字技技子子术术01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列3 线-8 线译码器数数电电字字技技子子术术（2）集成二进制译码器）集成二进制译码器74LS138 16 15 14 13 12 11 10 9 74LS138 1 2 3 4 5

26、 6 7 8 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STC STB STA Y7 GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STA STB STC Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STA STB STC (a) 引脚排列图 (b) 逻辑功能示意图 数数电电字字技技子子术术CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7 3 位位二二进制码进制码输入端输入端8 个个译码输出端译码输出端低电平有效。低电平有效。使能端使能端

27、STA 高电平有效，高电平有效， STB、STC 低低电平有效，即当电平有效，即当 STA = 1， STB = STC = 0 时时译码译码，否则禁止译码。，否则禁止译码。逻辑功能示意图逻辑功能示意图数数电电字字技技子子术术真值表真值表输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效数数电电字字技技子子术术CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31A

28、3A2A1A0低低位位片片高高位位片片 (3)(3)译码器的扩展译码器的扩展 例如例如 两片两片 CT74LS138 组成的组成的 4 线线 16 线线译码器。译码器。16 个译码个译码输出端输出端 4 位二进制码输入端位二进制码输入端低低 3 位码从各译码位码从各译码器的码输入端输入。器的码输入端输入。A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE高位码高位码 A3 与高位片与高位片 STA 端和低位片端和低位片 STB 端端相连，因此相连，因此 ，A3 = 0 时时低位片工作，低位片工作，A3 = 1 时时高位片工作。高位片工作。 STA不用，应不用，应接

29、有效电平接有效电平 1 。作作 4 线线 16 线译码线译码器使能端，低电平有效。器使能端，低电平有效。数数电电字字技技子子术术CT74LS138 组成的组成的 4 线线 16 线线译码器工作原理译码器工作原理 E = 1 时，两个译码器时，两个译码器都不工作，输出都不工作，输出 Y0 Y15 都都为高电平为高电平 1。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低低位位片

30、片高高位位片片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE( (1) )A3 = 0 时，高位片不工时，高位片不工作，低位片工作，译出与作，低位片工作，译出与输入输入 0000 0111 分别对应分别对应的的 8 个输出信号个输出信号 Y0 Y7 。( (2) )A3 = 1 时，低位片不工时，低位片不工作，高位片工作，译出与作，高位片工作，译出与输入输入 1000 1111分别对应分别对应的的 8 个输出信号个输出信号 Y8 Y15。 E = 0 时，允许译码。时，允许译码。数数电电字字技技子子术术二二-十进制译码器的输入是十进制数的十进制

31、译码器的输入是十进制数的4位二进制编码位二进制编码（BCD码），分别用码），分别用A3、A2、A1、A0表示；输出的是与表示；输出的是与10个十个十进制数字相对应的进制数字相对应的10个信号，用个信号，用Y9Y0表示。由于二表示。由于二-十进制译十进制译码器有码器有4根输入线，根输入线，10根输出线，所以又称为根输出线，所以又称为4线线-10线译码器。线译码器。3 3、二、二- -十进制译码器十进制译码器（1）8421 BCD码译码器码译码器把二把二-十进制代码翻译成十进制代码翻译成10个十进制数字信号的电路，个十进制数字信号的电路，称为二称为二-十进制译码器。十进制译码器。数数电电字字技技子

32、子术术（2）8421 BCD码译码器芯片码译码器芯片74LS42管脚排列管脚排列 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引脚排列图(b) 逻辑功能示意图输出为反变量，即为低电平有效，并且采用完全译码方案。数数电电字字技技子子术术 10 个译码输出端，个译码输出端，低电平

33、低电平 0 有效。有效。4 线线- -10 线译码器线译码器CT74LS42逻辑示意图逻辑示意图Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A274LS42A301239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY逻辑表达式逻辑表达式（3）8421 BCD码译码器芯片码译码器芯片74LS42功能功能 8421BCD 码输入端，码输入端，从高位到低位依次为从高位到低位依次为 A3、A2、A1 和和 A0 。数数电电字字技技子子术术111

34、111111111111111111111011111111111111011111111111100111111111111110111111111110101伪伪码码011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3输输 出出输输 入入十进十进制数制数4 线线- -10 线译码器线译码器

35、74LS42 真值表真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101伪伪码码01数数电电字字技技子子术术一、一、 显示译码器显示译码器显示译码器显示译码器：用来驱动各种显示器件，从而将用二进制用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为观地显示出来的电路，称为显

36、示译码器。显示译码器。YA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3a数码显示器数码显示器bcdefgbcdefgabcdefga ( (一一) ) 数码显示译码电路的结构和功能示意数码显示译码电路的结构和功能示意a数码显示器数码显示器bcdefgYA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3bcdefgabcdefga输入输入 BCD 码码输出驱动七段数码管显示相应数字输出驱动七段数码管显示相应数字01011001数数电电字字技技子子术术( (二二) )数码显示器简介数码显示器简介数字设备中用

37、得较多的为七段数码显示器，又称数数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器码管。常用的有半导体数码显示器( (LED) )和液晶显示器和液晶显示器( (LCD) )等。它们由七段可发光的字段组合而成。等。它们由七段可发光的字段组合而成。 1. 七段半导体数码显示器七段半导体数码显示器( (LED) ) abcdefgDPag fCOMbce dCOMDPabcdefgDP发光字段，由管脚发光字段，由管脚 a g 电平控制是否发光。电平控制是否发光。小数点，需要时才点亮。小数点，需要时才点亮。显示的数字形式显示的数字形式数数电电字字技技子子术术 b c d e f

38、 g h a b c d a f b e f g h g e c d (a) 外形图 (b) 共阴极 (c) 共阳极 +VCC b c d e f g h a a 接电阻接电阻数数电电字字技技子子术术共阴极共阴极数数电电字字技技子子术术b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴接法共阴接法数数电电字字技技子子术术LED数码管的优缺点：数码管的优缺点： 工作电压较低，体积小，寿命长，工作可靠性高，响工作电压较低，体积小，寿命长，工作可靠性高，响应速度快，亮度高。应速度快，亮度高。b=c=f=g=0，a=d=e=1时时c=d=e=f=g=1，a=b=0时时共阳

39、接法共阳接法数数电电字字技技子子术术即液态晶体即液态晶体 2. 液晶显示器液晶显示器( (LCD) ) 点亮七段液晶数码管的方法与半导体数码管类似。点亮七段液晶数码管的方法与半导体数码管类似。 主要优点：工作电压低，功耗极小。主要优点：工作电压低，功耗极小。 主要缺点：显示欠清晰，响应速度慢。主要缺点：显示欠清晰，响应速度慢。 液晶显示原理：无外加电场作用时，液晶分子排液晶显示原理：无外加电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；当在明状态，不显示数字；当在相应字段的电极上加电压相应字段的电极上加电压时

40、，液晶中的导电正离子作定向运动，在运动过程中时，液晶中的导电正离子作定向运动，在运动过程中不断撞击液晶分子，不断撞击液晶分子，破坏了液晶分子的整齐排列，液破坏了液晶分子的整齐排列，液晶对入射光产生散射而变成了暗灰色，于是显示出相晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。应的数字。当外加电压断开后，液晶分子又将恢复到当外加电压断开后，液晶分子又将恢复到整齐排列状态，字形随之消失。整齐排列状态，字形随之消失。 数数电电字字技技子子术术（1）显示译码器）显示译码器CT74LS247 16 15 14 13 12 11 10 9 CT74LS247 1 2 3 4 5 6 7 8 VCC

41、 f g a b c d e A1 A2 LT BI/RBO RBI A3 A0 GND （三）显示译码器（三）显示译码器数数电电字字技技子子术术A3 A2 A 1A0说明010100 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1试灯熄灭灭0111111111111111111111 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 0 0

42、1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 00123456789LTRBIRBOBIg f e d c b aCT74LS247功能表功能表CT74LS247输出低电平有效，可驱动共阳数码管输出低电平有效，可驱动共阳数码管数数电电字字技技子子术术 16 15 14 13 12 11 10 974LS48 1 2 3 4 5 6 7 8VCC f g a b c d eA1 A2 LT BI/RBO RBI A3 A0 GND引脚排列图引脚排列图（2）显示译码器）

43、显示译码器74LS48数数电电字字技技子子术术输 入输 出功能或十进制数LT RBIA3 A2 A1 A0RBOBI /a b c d e f gRBOBI / (灭灯)LT (试灯)RBI (动态灭零)0 1 00 0 0 00(输入)100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 001234567891011121314151 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11

44、 1 0 01 1 0 11 1 1 01 1 1 111111111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0功功能能表表数数电电字字技技子子术术辅助端功能辅助端功能数数电电字字技技子子术术 二二 、用二进制

45、译码器实现组合逻辑函数用二进制译码器实现组合逻辑函数 数数电电字字技技子子术术由于有由于有 A、B、C 三个变量三个变量，故选用故选用 3 线线 - - 8 线线译码器。译码器。 解：解： ( (1) ) 根据逻辑函数选择译码器根据逻辑函数选择译码器 例例 试用译码器和门电路实现逻辑函数试用译码器和门电路实现逻辑函数CCABCBAY 选用选用 3 线线 - - 8 线线译码器译码器 CT74LS138， 并令并令 A2 = A，A1 = B，A0 = C。( (2) ) 将函数式变换为标准与将函数式变换为标准与 - - 或式或式76531mmmmm ABCCABCBABCACBA CCABCB

46、AY ( (3) )根据译码器的输出有效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路数数电电字字技技子子术术ABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2CT74LS138( (4) )画连线图画连线图Y&CT74LS138 输出低电平有效，输出低电平有效，iimY ，i = 0 7因此，将因此，将 Y 函数式变换为函数式变换为76531mmmmmY 7653YYYYY 1采用采用 5 输入输入与非门与非门，其输入取自，其输入取自 Y1、Y3、Y5、Y6 和和 Y7 。数数电电字字技技子子术术 例例 试用译码器实现全加器。试用译码器实现全加器。解解：

47、( (1) )分析设计要求，列出真值表分析设计要求，列出真值表设被加数为设被加数为 Ai ，加数为，加数为 Bi ，低位进位数为，低位进位数为 Ci- -1 。输出本位和为输出本位和为 Si ，向高位的进位数为，向高位的进位数为 Ci 。列出全加器的真值表如下：列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi- -1BiAi输输 出出输输 入入7421mmmmSi 7653mmmmCi ( (3) )选择译码器选择译码器选用选用 3 线线 8 线线译码器译码器 CT74LS138。并令。并令 A2 = Ai，A1 = Bi，A

48、0 = Ci-1。( (2) )根据真值表写函数式根据真值表写函数式数数电电字字技技子子术术Y1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAiSiCi- -1A0A1A2CT74LS138CiBi( (4) )根据译码器的输出有效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路( (5) )画连线图画连线图Ci&Si&CT74LS138 输出低电平有效输出低电平有效，iimY ，i = 0 7因此，将函数式变换为因此，将函数式变换为74217421YYYYmmmmSi 76537653YYYYmmmmCi 数数电电字字技技子子术术数数电电字字技技子子术术目的与要求：目的与要求

49、： 1 1掌握四选一、八选一的逻辑功能，对应掌握四选一、八选一的逻辑功能，对应MSIMSI器件器件 的使用的使用 2 2掌握用数据选择器实现组合函数的方法掌握用数据选择器实现组合函数的方法 3 3了解数据分配器的逻辑功能了解数据分配器的逻辑功能课堂讨论：课堂讨论：实际：数字波段开关在仪表中的使用，信道复用实际：数字波段开关在仪表中的使用，信道复用分时传送技术分时传送技术复习（提问）：复习（提问）：3 3线线88线线MSIMSI译码器的逻辑功能？译码器的逻辑功能？重点与难点：重点与难点： 数据选择器的逻辑功能及其实现组合函数的方法数据选择器的逻辑功能及其实现组合函数的方法数数电电字字技技子子术术

50、数据选择器数据选择器：在多路数据传输中，根据地址码的要求，能把在多路数据传输中，根据地址码的要求，能把其中的一路信号挑选出来的电路就是数据选择器，又称多路其中的一路信号挑选出来的电路就是数据选择器，又称多路选择器选择器(Multiplexer，简称，简称MUX)或多路开关。或多路开关。在数据选择器中，要用地址输入信号来完成挑选数据任务。在数据选择器中，要用地址输入信号来完成挑选数据任务。一个一个4选选1的数据选择器，应有两个地址输入端，共有的数据选择器，应有两个地址输入端，共有 =4种组合，每种组合可选择对应的一路输入数据来输出；同理，种组合，每种组合可选择对应的一路输入数据来输出；同理，8选

51、选1 数据选择器，应有数据选择器，应有3个地址输入端；个地址输入端； 16选选1 数据选择器，数据选择器，应有应有4个地址输入端；依次类推。个地址输入端；依次类推。数据分配器数据分配器：在功能上正好与数据选择器相反，根据地址：在功能上正好与数据选择器相反，根据地址码的不同，将一路数据分配到相应的一个输出端上输出的码的不同，将一路数据分配到相应的一个输出端上输出的电路。电路。221 、 概念概念数数电电字字技技子子术术2、4选选1数据选择器数据选择器输 入 D A1 A0输 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D330013012011010iiimDAAD

52、AADAADAADY真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据由地址码决由地址码决定从路输定从路输入中选择哪入中选择哪路输出。路输出。数数电电字字技技子子术术逻辑图逻辑图1111D0 D1 D2 D3A1A0&1Y数数电电字字技技子子术术3、集成数据选择器、集成数据选择器 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND（1）集成双）集成双4选选1数据选择器数据选择器74LS153输 入输 出 S D A1 A0 Y1

53、0 D0 0 00 D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3 选通控制端选通控制端S为低电平有效，即为低电平有效，即S=0时芯片被选时芯片被选中，处于工作状态；中，处于工作状态；S=1时芯片被禁止，时芯片被禁止，Y0。数数电电字字技技子子术术集成集成8选选1数据选择器数据选择器74LS151CT74LS151 内部电路内部电路数数电电字字技技子子术术CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151逻辑功能示意图逻辑功能示意图 ST = 1 时禁止时禁止数据选择器工作数据选择器工作ST = 0 时，时，数据选择器数据选择

54、器工作。工作。选择哪一路信号输出选择哪一路信号输出由地址码决定。由地址码决定。8 选选 1 数据选择器数据选择器CT74LS151 真值表真值表 D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D00000101YYA0A1A2ST输输 出出输入输入数数电电字字技技子子术术Y = A2A1A0D0 + A2A1A0D1 + A2A1A0D2+ A2A1A0D3+ A2A1A0D4+ A2A1A0D5+ A2A1A0D6+ A2A1A0D7Y = A2A1A0D0 + A2A1A0D1 + A2A1A0D2+ A2A1A0D3+

55、 A2A1A0D4+ A2A1A0D5+ A2A1A0D6+ A2A1A0D7因为若因为若A2A1A0=000，则，则因为若因为若A2A1A0=010，则，则Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D00000101YYA0A1A2ST输输 出出输入输入CT74LS151 输出函数表达式输出函数表达式1 00 00 00 00 01 00 00 0 = m0D0+ m1D1+m2D2+ m3D3+ m4D4+m5D5+ m6D6+ m7D7数数电电字字技技子子术术集成集成8 8选选1 1数数据选择器据选

56、择器74LS15174LS151的的引脚排列引脚排列 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S GND数数电电字字技技子子术术4 4、用数据选择器实现逻辑函数、用数据选择器实现逻辑函数基本原理基本原理数据选择器的主要特点：数据选择器的主要特点： （1）具有标准与或表达式的形式。）具有标准与或表达式的形式。（2）提供了地址变量的全部最小项。）提供了地址变量的全部最小项。（3）一般情况下，）一般情况下，Di可以当作一个变量处理。可以当作一个变量处理。由于数据选择器在输

57、入数据全部为由于数据选择器在输入数据全部为 1 时，输出为地址输入变量时，输出为地址输入变量全体最小项的和。全体最小项的和。而任何一个逻辑函数都可表示成最小项表达式，而任何一个逻辑函数都可表示成最小项表达式，因此因此用数据选择器可实现任何组合逻辑函数。用数据选择器可实现任何组合逻辑函数。 方法方法1：当逻辑函数的变量个数和数据选择器的地址输入变量个当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接数相同时，可直接将逻辑函数输入变量有序地接数据选择器的地将逻辑函数输入变量有序地接数据选择器的地址输入端。址输入端。方法方法2：n个地址变量的数据选择器，不需要增加门电路，最多个地址变量

58、的数据选择器，不需要增加门电路，最多可实现可实现n1个变量的函数。个变量的函数。数数电电字字技技子子术术 CT74LS151 有有 A2、A1 、A0 三个地址输入端，三个地址输入端，正好用以输入三变量正好用以输入三变量 A、B、C 。 例例 试用数据选择器实现函数试用数据选择器实现函数 Y = AB + AC + BC 。该题可用代数法或卡诺图法求解。该题可用代数法或卡诺图法求解。Y为三变量函数为三变量函数 ，故选用故选用 8 选选 1 数据选择器，现数据选择器，现选用选用 CT74LS151。代代 数数 法法 求求 解解解：解：( (2) )写出逻辑函数的写出逻辑函数的最小项表达式最小项表达式Y = AB + AC + BC = ABC + ABC + ABC + ABC( (3) ) 写出数据选择器的输出表达式写出数据选择器的输出表达式Y= A2A1A0D0 + A2A1A0D1 + A2A1A0D2 + A2A1A0D3 + A2A1A0D4 + A2A1A0D5 + A2A1A0D6 + A2A1A0D7( (4) )比较比较 Y 和和