新型结构finFET及其在SRAM电路的应用

1、VLSI读书报告 张潇 1101213779新型结构finFET 及其在SRAM电路的应用摘要：随着半导体工艺不断发展，CMOS电路尺寸不断缩小，传统的体硅工艺已经很难再满足器件和电路的性能和功耗要求。近年来，一种新型器件结构Fin-type field-effect transistors (finFETs)越来越受到人们的关注，Intel的22nm工艺便采用了这种结构。现在流行的finFET又分为两种结构：independent-gate finFET (IG-finFET)（又名shorted-gate (SG) finFETs）和 tied-gate finFET（TG-finFET）

2、。其中IG-finFET因其多变的工作方式在静态随机存储器（SRAM）电路中受到青睐。RAM电路的数据存储稳定性已经成为一个引人关注的问题。而利用IG-finFET多变的工作方式，基于IG-finFET的SRAM六管单元，能够减少静态和动态功耗，降低延迟，同时提高数据存储稳定性和集成度。关键字：IG-finfET TG-finfET SRAM 功耗 读取稳定性1 新型器件结构的必要性和工艺实现CMOS工艺的发展主要体现在器件尺寸的不断减小上，而在此过程中，不断增加的亚阈值电流和栅介质泄露电流成为了阻碍CMOS工艺进一步发展的主要因素。与传统的体硅MOSFET相比，finFET器件在抑制亚阈值电

3、流和栅漏电流方面有着绝对的优势。finFET的双栅或半环栅和薄的体硅会抑制短沟效应，从而减小亚阈值漏电流。短沟效应的抑制和栅控能力的增强，使得finFET器件可以使用比传统更厚的栅氧化物。这样，finFET器件的栅漏电流也会减小。而且，finFET器件的体硅一般是轻掺杂甚至不掺杂的，因此，同传统的单栅器件相比，载流子迁移率将会得到提高。finFET器件取代传统体硅器件将是必然。finFETs for Nanoscale CMOS Digital Integrated Circuits 一文对finFET器件的工艺流程进行了简单的介绍，如下所示：图1 finFET器件的简单工艺流程可以看出，这种

4、finFET工艺是在SOI的基础上进行的。其大概流程是这样的：首先是源漏及沟道的图形定义；然后长栅氧和栅；再进行源漏注入和电极生长。可以看出，finFET工艺流程与体硅器件相比也并不是很复杂。2 finFET器件结构和电学特性这部分将对finFET器件的物理和电学特性做一个介绍。本文中的finFET均为对称结构，如图2所示。这是Independent-Gate and Tied-Gate FinFET SRAM Circuits: Design Guidelines for Reduced Area and Enhanced Stability一文中提到的两种结构。图2：finFET结构(a)

5、TG-finFET的3D模型。(b)IG-finFET的3D模型。(c)IG-finFET的俯视图（沟道长度32nm）。图2中(a)为TG-finFET，它的栅是连为一体的，所以名叫tied-gate finfET。(b)为IG-finFET，它的栅中间有绝缘体隔离，它的前栅（front gate）和后栅（back gate）是独立的，互不干扰，所以叫independent-gate finFET。FinFET Circuit Design一文中也提到了类似的两种finfET。图3：finFET结构(a)SG-finFET的3D模型。(b)IG-finFET的3D模型。这篇文献把IG-finF

6、ET叫做shorted-gate FinFET，而且其IG-finFET也与前面提到的略有不同它的前后栅不是通过绝缘体隔离，而是直接去掉了顶部的栅，从而起到了隔离作用，但基本结构和原理是一致的。finFET的宽度W有垂直栅结构决定（见图2）。对于一个只有一个fin的TG-finFET晶体管，它的最小宽度Wmin是 Wmin = 2 × Hfin + tsi这里，Hfin是finFET的fin的高度，tsi是体硅的厚度，如上图所示。Hfin是Wmin的主要决定因素，因为tsi总是很小。当晶体管不止拥有一个fin时，它的总的宽度Wtotal是Wtotal = n × Wmin

7、= n× (2 × Hfin + Tsi) IG-finfET两个独立的栅使其有不同的工作方式。（1）TG模式：双栅连在一起，在相同电压下工作 ；(2) 低功（LP）耗模式（low-power mode）：前栅接输入信号而后栅极接无效信号（对于N-finFET，接地；对于P-finFET，接高电平），以减少漏电流，降低功耗(3) IG模式：在这种模式下，前栅接输入信号，而后栅接任意的信号，对器件特性进行调控。TG工作模式下的两个栅极所接信号一致，所以，跟单栅工作模式相比，有较低的栅阈值电压Vth。不同工作模式下的输出特性曲线如图4所示。其中Vgfs是前栅（front gat

8、e）和源端的电势差，Vgbs是后栅（back gate）和源端的电势差。图4 32nm的IG-finfET NMOS器件的输出特性图图5 LP模式下反相器的功耗和延迟与Vgbs的关系其中，IG模式下的反相器功耗和延迟与Vgbs的关系如图5所示，可以进一步看出Vgbs对器件和电路性能的调控。3 finFET SRAM单元本部分将分别介绍TG-finFET和IG-finFET SRAM单元电路。（1）标准TG-finFET SRAM单元对于标准TG-finFET SRAM单元，可以考虑两个不同尺寸的TG-finFET SRAM 单元（SRAM-TG1和SRAM-TG2），如图6所示。SRAM-TG

9、1中的六个晶体管都是最小尺寸，这对于提高集成度很有利。然而，为了获得足够的抗干扰能力和读取稳定性，下拉管应该至少有两个fin。但是这样就引发了高的漏电流功耗和大的电路面积。图6：TG-finFET SRAM单元（a）SRAM-TG1:所有管子均是最小尺寸（b） SRAM-TG2:下拉管均有两个fin。（2）IG-finFET SRAM单元利用IG-finFET的不同工作模式下的器件特性，可以对SRAM单元进行改进。IG-finFET SRAM单元与TG-finFET SRAM进行比较，静态漏电流功耗将得到减小，同时数据稳定性和电路集成度得到提高。与TG-finFET SRAM单元不同，两个IG

10、-finFET SRAM单元的所有晶体管均只有一个fin。如图7所示：图7：IG-finFET SRAM单元（a） SRAM-IG1.（b）SRAM-IG2.在SRAM-IG1单元中，下拉管是TG-finFET，上拉管和存取管是工作在LP模式下的IG-finFET。存取管此时就成为高阈值电压器件。在读取过程中，直接读取机制引发的失调会被抑制，而不必增大管子的尺寸。这样，在最小尺寸的前提下，数据稳定性得到了提高，关态漏电功耗也减小了。在SRAM-IG2单元中，构成反相器的管子均是TG-finFET，而存取管是IG-finFET。IG-finFET的栅阈值电压可以通过选择性的栅偏压进行调制。SRA

11、M-IG2提供了两种数据存取机制。存取管的后栅被一个读或写信号（RW）控制，另前栅被一个单独的写入信号控制（W）。SRAM-IG2的工作方式如下：在非存取状态下，RW和W信号均是低电平。在读取时，RW是高，W是低。若节点1存储“0”，BL通过N3和N1放电；若节点2存储“0”，BLB通过N2和N4放电。存取管N3和N4与N1和N2相比阈值电压高，导通电阻高。存取管电流减小。外部干扰对数据读取的影响在SRAM-IG2中将得到抑制，从而提高与TG-finFET相比的读取稳定性。在写入过程中，RW和W均是高电平。N3和N4表现出低阈值电压，高导电能力。SRAM-IG2的写入速度跟TG-finFET差

12、不多。若BL放电，BLB充电，节点1写入“0”，通过N3被写入IG-finFET SRAM中。若BL充电，BLB放电，节点2写入“0”通过N4被写入。4 关键性能仿真结果在Independent-Gate and Tied-Gate FinFET SRAM Circuits: Design Guidelines for Reduced Area and Enhanced Stability一文中，通过MEDICI软件，对32nm工艺下的两个TG-finFET SRAM单元（SRAM-TG1和 SRAM-TG2）和两个IG-finFET SRAM单元（SRAM-IG1和 SRAM-IG2）的读取

13、稳定性、漏电功耗、单元面积、动态功耗和延迟等因素进行比较。晶体管尺寸在图6和图7中已经给出。工作状态下的数据是在70的测得。漏电功耗分别在70和27下测量，以便于得到不同温度下finfET工艺的漏电功耗。（1）读取稳定性本文中用静态噪声容限（static noise marginSNM）来评判读取稳定性。SNM的定义是：使SRAM单元状态发生反转的最小直流噪声。四种SRAM单元的SNM如图8所示。图8 TG-finFET和IG-finFET读取的静态噪声容限SRAM-IG1, SRAM-IG2和 SRAMTG2的读入SNM 与SRAM-TG1相比提高了50%、92%、64%。（2）漏电功耗在7

14、0和27下测量的数据如图9所示：图9 在70和27下SRAM单元的漏电功耗SRAM单元的漏电功耗由总的有效晶体管宽度所产生的漏电流决定。在SRAM-TG1, SRAM-IG1, SRAM-IG2, 所有的晶体管都是最小尺寸的，所以SRAM-TG1, SRAM-IG1, 和SRAM-IG2的漏电功耗基本相等，并且都小于SRAM-TG2。SRAM-TG2晶体管尺寸增大，自然就引发漏电功耗的增大。SRAM-IG1 和SRAM-IG2在70°C (27°C)比SRAM-TG2少35% (36%) 。此外，可以看出温度对电路功耗的影响非常巨大。（3）动态功耗和存取速度与BL连接的访问

15、存储器的节点和氧化层电容对这个SRAM单元影响最大。BL的长度可由单元版图的高度来估算。一个形RC网络可以近似SRAM单元。定义读取延迟为使BL和BLB之间的电压相差200mV所用的时间。SRAM的功耗和延迟如图10所示：图10 工作状态的功耗和延迟，各项比较均以SRAM-TG1为标准（4）工艺涨落本部分通过1500次蒙特卡洛仿真对TG和IG SRAM的工艺变化的影响进行估计。假设沟道长度、fin的高度、fin的厚度和栅氧厚度都独立，且均符合高斯分布。对应的漏电功耗分布和SNM分布如图11和12：图11：SRAM-TG2, SRAM-IG1,的 SRAMIG2的漏电功耗分布 图12:SRAM单

16、元的SNM分布SRAM-IG1/2的漏电功耗的平均值和标准差与SRAM-TG2相比分别低35%和41%。另外，SRAM-IG1/2的SNM平均值均比SRAM-TG1高，但方差却更小。（5）SRAM单元的面积各SRAM单元的版图及面积如图13所示：图13：finFET SRAM单元的版图(a) SRAM-TG1. (b) SRAMTG2.(c) SRAM-IG1. (d) SRAM-IG2. SRAM-TG1, SRAM-IG1, and SRAMIG2:0.226 m2. SRAM-TG2: 0.254 m2.SRAM-TG1,SRAM-IG1, and SRAM-IG2 的版图面积较小，因为

17、它们的晶体管都只有一个fin，是最小尺寸的。SRAM-TG2 版图面积较大，因为作为下拉管，它有两个fin。 SRAM-TG2 的版图面积比其他三个单元大12.5% 。（6）TG/IG SRAM小结finFET SRAM单元结构，既增加了数据读取的稳定性和存储器的集成度，同时还减小了静态功耗。在本部分中，所有构成IG-finFET的六个晶体管均是最小尺寸。在第一种IG-finFET中，存取管finFET和上拉finFET均是在单栅模式下工作，从而增大了静态噪声容限，与同样尺寸大小TG-finFET相比增大了50%。在第二种IG-finFET中，存取管finFET栅阈值电压可以动态调整。第二种I

18、G-finFET的读取静态噪声容限与相同尺寸的TG-finFET相比提高了92%。另外，两种IG-finFET SRAM单元的漏电功耗与相同SNM的TG-finFET SRAM相比降低了36%。使用IG-finFET工艺与相同性能的TG-finFET SRAM 相比版图面积减小了11%。5 总结通过对Independent-Gate and Tied-Gate finFET SRAM Circuits:Design Guidelines for Reduced Area and Enhanced Stability、FinFET Circuit Design、FinFETs for Nanoscale CMOS Digital Integrated Circuits三篇文献的学习，首先对finfET结构和SRAM单元有了较为全面的了解，其次对于当今CMOS工艺的发展有了进一步的了解，同时也对于课上所学的SRAM存储器有了更深的理解，此外，我还通过此次读书报告对工艺和器件的发展是如何改善电路性能有了一个直观的认识。随着CMOS工艺的不断发展进步，还