数电习题解答

1、ch1逻辑代数基础逻辑代数基础(1)YABBAB(2)YABCAB(3)YAB(ACDADB C)(AB)(4)YACABCACDCD(5)YBCABCEB(A DAD)B(ADAD)1 1用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式BABABBAY ) 1 (BABCAY )2(BACBA)( )3(BACBADCDABAY0CDDACABCCAY )4()()( )5(DADABADDABECABCBY)()(DADABDADABCBADDACBCDDACABCCA1BACBADCDABA)(CDA2 2写出图写出

2、图1.1(a)(b)1(a)(b)中各逻辑图的逻辑函数式，中各逻辑图的逻辑函数式，并化简为最简与或式。并化简为最简与或式。(a)(a)(b)(b)CBCBACBCBAY ACBCABY1ABCCBACBACBAY23 3试画出只用与非门和反相器实现下列函数的逻辑图。试画出只用与非门和反相器实现下列函数的逻辑图。BCCBAAB)( CBCBAABC BCACBA BCCBABAY)( 4 4用卡诺图化简法将下列函数化为最简与或形式。用卡诺图化简法将下列函数化为最简与或形式。YAB00011110CD 00 01 11 101111011111111001 D CBADCBAYACBAY4 4用卡

3、诺图化简法将下列函数化为最简与或形式。用卡诺图化简法将下列函数化为最简与或形式。CBACABYYA01BC 00 01 11 1001101111BAACCBYCD 00 01 11 101111101111001001BDCDADCBDAYAB00011110)14,11,10, 9 , 8 , 6 , 4 , 3 , 2 , 1 , 0(),(mDCBAY5将下列函数化为最简与或函数式。将下列函数化为最简与或函数式。，给定约束条件，给定约束条件DCACBADCACBABADCY BCDACDBA Y )( 0CDABCD 00 01 11 10110100110BDAACDABYAB000

4、11110AC（2）Y（A，B，C，D）=(m3 3,m,m5 5,m,m6 6,m,m7 7,m,m1010) )，给定约束条件为，给定约束条件为m0+m1+m2+m4+m8=0。CD 00 01 11 1011101001000ADBDBAYAB00011110（3）Y（A，B，C，D）=(m2 2,m,m3 3,m,m7 7,m,m8 8,m,m1111,m,m1414) )，给定约束条件为，给定约束条件为m0+m5+m10+m15=0。CD 00 01 11 10111010001010DBCDACDBCDYAB00011110ACch2门电路门电路T2导通，则b1处为2.1V。悬空为

5、高电平，TTL高电平为3.4，CMOS为VDD。1 1试说明在下列情况下，用万用电表测量试说明在下列情况下，用万用电表测量图图2.1的的vi2端得到的电压各为多少？端得到的电压各为多少？（1）vi1悬空；悬空； （2）vi1接低电平（接低电平（0.2V）；）；（3）vi1接高电平（接高电平（3.2V）；）；（4）vi1经经51电阻接地；电阻接地；（5）vi1经经10k电阻接地。电阻接地。 图中的与非门为图中的与非门为74系列的系列的TTL电路，万用电表使用电路，万用电表使用5V量程，量程，内阻为内阻为20k/V。 解解：+5VR2R1T2R3T1T5b1vi1V1.4V2.1V（1）vi1悬空

6、悬空vi2=1.4V同理同理 （3）（）（5） vi2=0.2Vvi2=1.4V（2）（4）vi2=0V2 2说明图说明图2.2中各门电路的输出是什么状态（高电平、低中各门电路的输出是什么状态（高电平、低电平或高阻态）。已知这些门电路都是电平或高阻态）。已知这些门电路都是74系列系列TTL电路。电路。 低电平低电平高电平高电平高电平高电平低电平低电平高阻态高阻态低电平低电平高高 电平电平低电平低电平 3. 3. 说明图说明图2.3 3中各门电路的输出是高电平还是低电平。中各门电路的输出是高电平还是低电平。已知它们都是已知它们都是CC4000系列的系列的CMOS电路。电路。 低电平低电平高电平高

7、电平低电平低电平低电平低电平TTL电路经过电阻值大于1千欧的电阻接地则变为1，接VCC则不变；CMOS电路经过电阻值大于1千欧的电阻接地则不变，依然为0，接VDD则不变，因为无电流通过。4 4图图2.4中均为中均为74系列系列TTL门电路，试分析写出门电路，试分析写出Y1Y4的逻辑式。的逻辑式。 CCCCABY111)0(1C)(11)(1)(1)0(2BABABABAYCEABYN)(3BACABENCEABYN)(4CEABN5 5在在CMOS电路中有时采用图电路中有时采用图2.5 5(a)(d)所示的扩展功能用法，所示的扩展功能用法，试分析各图的逻辑功能，写出试分析各图的逻辑功能，写出Y

8、1Y4的逻辑式。已知电源电压的逻辑式。已知电源电压V VDDDD=10V=10V，二极管的正向导通压降为，二极管的正向导通压降为0.7V。CDEABY1EDCBAY2DEFABCY3FEDCBAY4二极管组成的电路，共阳接电阻到正电源为与门；共阴接电阻到底或负电源为或门。ch3组合逻辑电路组合逻辑电路1 1图图3.1 1是对十进制数是对十进制数9求补的集成电路求补的集成电路CC14561的逻辑图，写出当的逻辑图，写出当COMP=1、Z=0和和COMP=0、Z=0时时Y1、Y2 2、Y3 3、Y4 4的逻辑式，列出的逻辑式，列出COMP=1、Z=0时的真值表。时的真值表。 11AY COMP=1

9、、Z=022AY 3232323AAAAAAY2344AAAYTG1,3,5导通，导通，TG2,4,6止止11AY COMP=0、Z=022AY 33AY 44AY TG2,4,6导通，导通，TG1,3,5止止TG传输门。TG7导通 ，TG8导通 。A3控制TG7和TG8.32AA32AA2 2分析图分析图3.2 2电路，写出输出电路，写出输出Z的逻辑函数式并化简。的逻辑函数式并化简。74LS151为为8选选1数数据选择器。据选择器。265410)(mDmDmmmmZABCDACBDABCABCABCABCZ)(ABCDACBABDCABDCABCDABCDZ化简：化简：DBACBADBZ3

10、3试用试用4选选1数据选择器产生逻辑函数数据选择器产生逻辑函数要求：将要求：将AB作为地址端输入。作为地址端输入。 BCCACBAY1BCCACBACBAY),(令令 , 01ABAACmCmCmCmCmCBAY13012),(1302mCmCmCm1 1320DCDCDD 四选一数据选择器四选一数据选择器YA1A0D0SD1D2D3ZBCA1CBCAABCCBACBACBA4 4某医院有一、二、三、四号病室某医院有一、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号对应地装有一号、二号、三号、四号4个指示灯。个

11、指示灯。现要求当一号病室的按钮按下时，无论其他病室的按钮是否按下，只有一号灯亮。现要求当一号病室的按钮按下时，无论其他病室的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下而二号病室的按钮按下时，无论三、四号病室的按钮是否当一号病室的按钮没有按下而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无按下，只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的按钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按论四号病室的按钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下而

12、按下四号病室的按钮时，四号灯才亮。试用优先编码器下而按下四号病室的按钮时，四号灯才亮。试用优先编码器74LS148附加附加2门以下门电门以下门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。I0I1I2I3I4I5I6I7YS Y2 Y1 Y0 74LS148 S输入（开关）：输入（开关）：k1 k4 输出输出(灯泡）：灯泡）：F1 F4I3I5I6I7k4k3k2k1Y2 Y1 Y0F1F2F3F4k4k3k2k1YES5 5试画出用试画出用3线线-8线译码器线译码器74LS138和门电路产

13、生如下多输出逻辑函数的和门电路产生如下多输出逻辑函数的逻辑图。逻辑图。CABCBYBCCBACBAYACY32104633741257571 mmmYmmmmYmmmmYA0 74LS138A1A27Y6Y5Y4Y3Y2Y1Y0YS13S2SABC1&Y2&Y3&Y16 6能否用一片能否用一片4位并行加法器位并行加法器74LS283将余将余3代码转换成代码转换成8421的二的二-十十进制代码？如果可能，应当如何连线？进制代码？如果可能，应当如何连线？1101)(012301230123BDCBABBBBAAAASSSCS74LS283A3A2A1A0B3B2B1B0CI

14、COS3S2S1S0Y3 Y2 Y1 Y0D C B A 1 1 0 1 0Y3Y2Y1Y0和ABCD所代表的余三码始终相差1101ch4触发器触发器Q 1若主从结构若主从结构RS触发器各输入端的电压波形如图触发器各输入端的电压波形如图4.1中所给出，试画中所给出，试画出出Q、 端对应的电压波形。设触发器的初始状态为端对应的电压波形。设触发器的初始状态为Q=0。不定不定QQQ2已知主从结构已知主从结构JK触发器输入端触发器输入端J、K和和CP的电压波形如图的电压波形如图4.2所示，试画出所示，试画出Q、 端对应的电压波形。端对应的电压波形。 图4.2QQQ3已知维持阻塞结构已知维持阻塞结构D触

15、发器各输入端的电压波形如图触发器各输入端的电压波形如图4.3所示，试所示，试画出画出Q、 端对应的电压波形。端对应的电压波形。QQ4设图设图4.4中各中各触发器的初始状态触发器的初始状态皆为皆为Q=0，试画出在试画出在CP信信号连续作用下各触号连续作用下各触发器输出端的电压发器输出端的电压波形。波形。853 QQQ 61QQ 42QQ 7Q 9Qch5时序逻辑电路时序逻辑电路1分析图分析图5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路功能和能否自启动。出方程，画出电路的状态转换图，说明电路功能

16、和能否自启动。 K311QJ122KQJ33213K QQQJ3213332113QQQQQQQQQn21212112QQQQQQQn13131311QQQQQQQn0 0 01 0 00 1 10 0 10 1 01 011 1 01 1 1五进制自启动计数器五进制自启动计数器32113QQQQn2112QQQn1311QQQn2试分析图试分析图5.2时序电路的逻辑功能时序电路的逻辑功能，写出电路的驱动方程、状态方程和输，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。出方程，画出电路的状态转换图。A为为输入逻辑变量。输入逻辑变量。 21QAD )(21212QQAQQAD 2

17、1n1QAQ)(211n2QQAQ000110 1000 11 100010 00110021Q QAY 驱动方程驱动方程状态方程状态方程输出方程输出方程1A0A3在图在图5.3电路中，若两个移位寄存器中的原始数据分别为电路中，若两个移位寄存器中的原始数据分别为A3A2A1A0=1001，B3B2B1B0=0011，试问经过，试问经过4个个CP信号作用以后信号作用以后两个寄存器中的数据如何？这个电路完成什么功能？两个寄存器中的数据如何？这个电路完成什么功能？串行四位全加器串行四位全加器11000123AAAACIBBBBAAAASSSCS01230123012300000123BBBB经过经过

18、4个个CP信号作用以后信号作用以后4分析图分析图5.4给出的计数器电路，画出电路的状态转换图，说明这给出的计数器电路，画出电路的状态转换图，说明这是几进制计数器。是几进制计数器。异步置异步置9端端初值为初值为1001QSS9291基本基本RS触发器触发器构成十进制构成十进制1001 9 , 11, 0 , 1 , 0, 0110 0123929121012321QQQQSSQQCPSQQRQQQQQQRDDD，置置触触发发器器此此时时如如果果当当QQDSDR01100000000100100011010001011001暂态暂态七进制计数器七进制计数器5图图5.5是可变进制计数器。是可变进制计

19、数器。试分析在试分析在M=1和和M=0时各为几进时各为几进制计数器，分别画出它们的状态制计数器，分别画出它们的状态转换图。转换图。M=103QQLD 0100 0123DDDD初初值值0110000000010010001101000101100001111001返返回回初初值值。当当,0110 0123QQQQ六进制计数器六进制计数器M=00100 0123DDDD初初值值0110000000010010001101000101100001111001八进制计数器八进制计数器6试利用四位二进制加法计数器试利用四位二进制加法计数器74LS161附加门电路，设计一个附加门电路，设计一个循环计数状

20、态为循环计数状态为01011100计数器。画出连接电路图和状态转换图。计数器。画出连接电路图和状态转换图。初值可以是初值可以是01011100之一，假设之一，假设1010 0123DDDD初初值值1100010101100111100010011011 Q0 Q1 Q2 Q3 C 74LS161 ETCP EP Rd D0 D1 D2 D3 LD &00111ch6半导体存储器半导体存储器1图图6.1是一个是一个164位的位的ROM，A3A2A1A0为地址输入，为地址输入，D3D2D1D0的数据输出的数据输出。若将。若将D3、D2、D1、D0视为视为A3、A2、A1、A0的逻辑函数，试

21、写出的逻辑函数，试写出D3、D2、D1、D0的逻辑函数式并化简。的逻辑函数式并化简。0m15mmmmmmD0123012301230123012301230123AAAAAAAAAAAAAAAAAAAAAAAAAAAA15129631mmmmmD12842mmmD1510503mmmmD01230123012301230123AAAAAAAAAAAAAAAAAAAA012301230123AAAAAAAAAAAA0123012301230123AAAAAAAAAAAAAAAA2用用ROM设计一个组合逻辑电路，用来产生下列一组逻辑函数设计一个组合逻辑电路，用来产生下列一

22、组逻辑函数DBBDYDCBBDAYDCABDCBABCDADCBAYABCDDCBADCBADCBAY4321列出列出ROM应有的数据表，画出存储矩阵的点阵图。应有的数据表，画出存储矩阵的点阵图。151050mmmm13872mmmm21057mmmmmmmmmm0m15m1Y2Y3Y4Ych8可编程逻辑器件可编程逻辑器件1 由由JK触发器和触发器和PLA构成的时序电路如图构成的时序电路如图8.1所示，分析其功能（列出状态所示，分析其功能（列出状态转换表、画出状态转换图，描述其功能，并说明其能否自启动）。转换表、画出状态转换图，描述其功能，并说明其能否自启动）。0Q0

23、Q2Q. K2112121211QQQQQQQQJ2022020202KQQQQQQQQJ103103K QQQQJnQ2nQ1nQ0000 001011010110111状态转换表状态转换表012345 K211211QQQQJ202202KQQQQJ103103K QQQQJ1016 K211211QQQQJ202202KQQQQJ103103K QQQQJ0 0 01 1111 00 0 10 1 01 01 1000 1 1六进制自启动计数器六进制自启动计数器2 试用如图试用如图8.2所示的所示的PLA器件设计一保密锁逻辑电路。在此电路中器件设计一保密锁逻辑电路。在此电路中，保密锁上有

24、，保密锁上有A、B、C三个按钮。当三个按扭同时按下时，或三个按钮。当三个按扭同时按下时，或A、B两个两个同时按下时，或按下同时按下时，或按下A、B中的任一位按钮时，锁就能被打开；而不符合中的任一位按钮时，锁就能被打开；而不符合上列组合状态时，将使电铃发出报警响声。要求写出必要的设计步骤，上列组合状态时，将使电铃发出报警响声。要求写出必要的设计步骤，并画出包括并画出包括PLA阵列图的逻辑图。阵列图的逻辑图。 A1Y2Y0000 00010 10101 0 0110 11001 01010 11101 01111 0BCCBCAABmmmmY76421ABC1Y2YABCCBCAmmmY5312c

25、h7数字系统的分析与设计数字系统的分析与设计ASBSASBS150YY1画出用两片画出用两片4级级-16线译码器线译码器74LS154组成组成5线线-32线译码器的接线图。图线译码器的接线图。图7.1是是74LS154的逻辑框图，图中的的逻辑框图，图中的 、是两个控制端（亦称片选端），译码器工作时应使是两个控制端（亦称片选端），译码器工作时应使同时为低电平。当输入信号同时为低电平。当输入信号A3A2A1A0为为00001111这这16种状态时，输出端从种状态时，输出端从依次给出低电平输出信号。依次给出低电平输出信号。0A1A2A3A0014A15Y0Y61Y32Y0A41A42试分析图试分析图

26、7.2计数器电路的分频比（即计数器电路的分频比（即Y与与CP的频率之比）。的频率之比）。异步级联异步级联个位个位十位十位同步置数同步置数个位初值个位初值01100123DDDD十位初值十位初值11010123DDDDM=79=63,即为即为63进制计数器进制计数器7进制进制9进制进制Y与与CP的频率之比的频率之比63CPYCP3图图7.3所示电路是用二所示电路是用二-十进制优先编十进制优先编码器码器74LS147和同步十进制计数器和同步十进制计数器74160组组成的可控分频器，试说明当输入控制信号成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低分别为低电平时由电平

27、时由Y端输出的脉冲频率各为多少。端输出的脉冲频率各为多少。已知已知CP端输入脉冲的频率为端输入脉冲的频率为10kHz。 0kHzY174LS160, 1001, 0110 0012301239进进制制计计算算器器，为为此此时时使使则则DDDDYYYYII5kHzY274LS160,1110,0001 0012301238进进制制计计算算器器，为为此此时时使使则则DDDDYYYYIH910kHz.,410kHz310kHzY, ，分分别别为为时时，以以此此类类推推ABCDEFG4图图7.4是用是用164位位ROM和同步和同步十六进制加法计数器十六进制加法计数器74LS161组成的组成的脉冲分频电

28、路，脉冲分频电路，ROM的数据表如表的数据表如表7.1所示。试画出在所示。试画出在CP信号连续作用信号连续作用下下D3、D2、D1和和D0输出的电压波形，输出的电压波形，并分别说明它们和并分别说明它们和CP信号频率之比信号频率之比 D3、D2、D1和和D0和和CP信号频率之比信号频率之比157,155153151，为为ch9脉冲波形的产生与整形脉冲波形的产生与整形1在图在图9.1(a)所示的施密特触发器电路中，已知所示的施密特触发器电路中，已知R1=10k，R2=30k。G1和和G2为为CMOS反相器，反相器，VDD=15V。（1）试计算电路的正向阈值电压）试计算电路的正向阈值电压VT+、负向

29、阈值电压、负向阈值电压VT-和回差电压和回差电压VT。（2）若将图）若将图9.1(b)给出的电压信号加到图给出的电压信号加到图9.1（a）电路的输入端，试画出输出电）电路的输入端，试画出输出电压的波形。压的波形。vVVDDT10215)30101 (2)RR1 (21vVVDDT5215)3010-1 (2)RR-1 (21-vVVVTTT5-2在图在图9.2用用555定时器接成的施密特触发定时器接成的施密特触发器电路中，试求：器电路中，试求：（1）当）当VCC=12V，而且没有外接控制电压，而且没有外接控制电压时，时，VT+、VT-及及VT值。值。（2）当）当VCC=9V、外接控制电压、外接

30、控制电压VCO=5V时时，VT+、VT-、VT各为多少？各为多少？vVUCCT832vVUCCT431vVVVUUUCCCCCCTTT4313132 2.5v21U 2.5v2155vT-COCOTTCOUUUvUU，提提供供，参参考考电电压压由由外外接接（1）（2）3在图在图9.3用用555定时器组成的多谐振荡器电路中，定时器组成的多谐振荡器电路中， 若若R1=R2=5.1k，C=0.01F，VCC=12V，试计算电路的振荡频率，试计算电路的振荡频率。0tuouC0tVCC /32VCC /3T1T2输出方波的输出方波的周期周期 T的计算的计算:T = T1 + T2 = 0.7 ( R1

31、+ 2R2 ) C ZkHCRRTf43.9)2( 7.011214图图9.4是用两个是用两个555定时器接定时器接成的延迟报警器。当开关成的延迟报警器。当开关S断开后断开后，经过一定的延迟时间后扬声器开，经过一定的延迟时间后扬声器开始发出声音。如果在延迟时间内始发出声音。如果在延迟时间内S重新闭合，扬声器不会发出声音。重新闭合，扬声器不会发出声音。在图中给定的参数下，试求延迟时在图中给定的参数下，试求延迟时间的具体数值和扬声器发出声音的间的具体数值和扬声器发出声音的频率。图中的频率。图中的G1是是CMOS反相器反相器，输出的高、低电平分别为，输出的高、低电平分别为VOH12V，VOL0V。施密特触发器施密特触发器S断，断，C充电，充到充电，充到VT+=2VCC/3,G1门为高，振荡器工作。门为高，振荡器工作。延迟时间为：延迟时间为：sVVVRCTTCCCCD1181212ln1010101ln66扬声器发出声音的频率扬声器发出声音的频率kHzCCRRf62. 92ln2ln)1001. 01015(12ln)2(16321ch10数模与模数转换数