电工学少学时组合逻辑电路PPT课件

1、第1页/共169页 概概 述述逻辑电路逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路任意时刻的输出信号仅取决任意时刻的输出信号仅取决于该时刻的输入信号，而与于该时刻的输入信号，而与该时刻之前电路的历史状态该时刻之前电路的历史状态无关无关任意时刻的输出状态除与现任意时刻的输出状态除与现时输入信号有关外还与电路时输入信号有关外还与电路的原状态有关的原状态有关)()(tAftY 组合电路的输出与电路的历史状态无关。组合电路的输出与电路的历史状态无关。时序电路的输出与电路的历史状态有关。时序电路的输出与电路的历史状态有关。)(),() 1(tYtAftY 一、逻辑电路的分类及特点一、逻辑电路

2、的分类及特点第2页/共169页脉冲跃变后的值比初始值高脉冲跃变后的值比初始值低0+3V0-3V0+3V0-3V脉冲信号是指作用时间很短的突变电压或电流第3页/共169页R导通截止S3V0VSRRD“1”“0”第4页/共169页饱和3V0VuO 0V =“0”uO +UCC =“1”+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC“1”“0”uCE 0ViC 0=12VCEB第5页/共169页 当用两个二进制数码来表示两种不同的状态当用两个二进制数码来表示两种不同的状态时，按照某种指定的因果关系，它们之间也可以时，按照某种指定的因果关系，它们之间也可以进行运算，这种运算称为逻辑

3、运算。逻辑运算是进行运算，这种运算称为逻辑运算。逻辑运算是按位进行的，不牵扯进位和借位。按位进行的，不牵扯进位和借位。 逻辑电路中的输入、输出变量称为逻辑变量。逻辑电路中的输入、输出变量称为逻辑变量。逻辑变量一般用英文大写字母逻辑变量一般用英文大写字母A，B， C， ，F ，Y等来表示。逻辑变量的取值只可为等来表示。逻辑变量的取值只可为0和和1。五、逻辑运算五、逻辑运算四、逻辑变量四、逻辑变量第6页/共169页 在逻辑代数中，三种基本的逻辑关系为。 下面通过例子说明逻辑电路的概念及的逻辑意义。 。 由的组合构成的逻辑关系称为复合逻辑。第7页/共169页220V+- Y = A B0001011

4、10100ABYBYA第8页/共169页 Y = A B000101110100ABY 00=0 01=0 10=0 11=1 推论推论：A0=0 A1=A AA=A第9页/共169页BY220VA+- Y = A + B000111110110ABY第10页/共169页 Y = A+B 0+0=0 0+1=1 1+0=1 1+1=1000111110110ABY 推 论推 论 ： A + 0 = A A + 1 = 1 A+A=A第11页/共169页101AY0Y220VA+-R 第12页/共169页101AY0 0=1 1=0 推论推论：A=A，还原还原第13页/共169页 所谓“门”就是

5、一种开关，它能按照一定的条件去控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。 第14页/共169页第15页/共169页 电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。100VUCC高电平低电平第16页/共169页 标准TTL门电路的输入/输出逻辑电平 逻辑1(高电平)逻辑0(低电平)输入5 V2 V0.8 V0 VUIHUILUIH(min)UIL(max)逻辑1(高电平)逻辑0(低电平)输出5 V2.4 V0.4 V0 VUOHUOLUO

6、H(min)UOL(max)第17页/共169页 CMOS门电路的输入/输出逻辑电平(a)5VCMOS电路; (b)3.3VCMOS电路逻 辑 1(高 电 平 )逻 辑 0(低 电 平 )输 入5 V3.5 V1.5 V0 VUIHUILUIH(min)UIL(max)逻 辑 1(高 电 平 )逻 辑 0(低 电 平 )输 出5 V4.4 V0.33 V0 VUOHUOLUOH(min)UOL(max)(a)逻 辑 1(高 电 平 )逻 辑 0(低 电 平 )输 入3.3 V2 V0.8 V0 VUIHUILUIH(min)UIL(max)逻 辑 1(高 电 平 )逻 辑 0(低 电 平 )输

7、 出3.3 V2.4 V0.4 V0 VUOHUOLUOH(min)UOL(max)(b)第18页/共169页输入A、B、C全为高电平“1”时，输出 Y 为“1”。输入A、B、C有低电平“0”时，输出 Y 为“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V第19页/共169页逻辑即：有“0”出“0”， 全“1”出“1”Y=A B C&ABYC00000010101011001000011001001111ABYC第20页/共169页当当 B = 1 1 时，时，F = A

8、1 = A 与门打与门打开开当当 B = 0 0 时，时， F = A 0 = 0 0 与门关闭与门关闭信号输入端信号输入端 与与门也可以起控制门的作用门也可以起控制门的作用 &ABF=信号控制端信号控制端第21页/共169页0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3V3V-U 12VRDADCABYDBC输入A、B、C全为低电平“0”，输出 Y 为“0”。输入A、B、C有一个为高电平“1”，输出 Y 为“1”。第22页/共169页3. 逻辑关系：逻辑即：有“1”出“1”， 全“0”出“0”Y=A+B+CABYC

9、100000011101111011001011101011111ABYC第23页/共169页信号输入端信号输入端信号控制端信号控制端当当 B = 0 0 时，时，F = A+ 0=A 或门打或门打开开当当 B = 1 1 时，时，F =A+ 1=1=1 或门关闭或门关闭 或或门还可以起控制门的作用门还可以起控制门的作用 1 ABF=A+B第24页/共169页+UCC-UBBARKRBRCYT 1 0饱和逻辑表达式：Y=A“0”10“1”“0”“1”AY非门的逻辑符号：1AY第25页/共169页ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1 1A

10、BY2Y2第26页/共169页R1DR2F+12V +3V三极管非门三极管非门D1D2AB+12V二极管与门二极管与门与非门与非门第27页/共169页有“0”出“1”，全“1”出“0”&ABCY&ABC00010011101111011001011101011110ABYCY= A B C1Y第28页/共169页R1DR2F+12V +3V三极管非门三极管非门D1D2AB-12V二极管或门二极管或门或非门或非门第29页/共169页有“1”出“0”，全“0”出“1”1Y00010010101011001000011001001110ABYCABC 1YABC 1Y=A+B+C第3

11、0页/共169页R1DR2F+12V +3V三极管非门三极管非门D1D2AB+12V二极管与门二极管与门与或非门与或非门D1D2CD+12V二极管与门二极管与门D1D2-12V二极管或门二极管或门第31页/共169页Y=A B+ C D&AB1Y&CD 1Y&ABCD第32页/共169页Y=A B+ C DABCD YABCD Y00000001001000110100010101100111111011101000100110101011110011011110111111100000第33页/共169页1、体积大、工作不可靠。、体积大、工作不可靠。2、需要不同电源。

12、、需要不同电源。3、各种门的输入、输出电平不匹配。、各种门的输入、输出电平不匹配。第34页/共169页TTL 晶体管晶体管- -晶体管逻辑集成电路晶体管逻辑集成电路集成门电路集成门电路双极型双极型TTL (Transistor-Transistor Logic Integrated Circuit , TTL)ECL (射极耦合逻辑门射极耦合逻辑门)NMOSCMOSPMOS单极型单极型 （M Metal-etal-O Oxide-xide-( (MOS型型) ) S Semiconductoremiconductor，MOS）MOS 金属氧化物半导体场效应管集成电路金属氧化物半导体场效应管集成

13、电路集成门电路的分类集成门电路的分类I2L门门(集成注入逻辑门集成注入逻辑门)第35页/共169页 按逻辑功能来划分，集成逻辑门电路又可以按逻辑功能来划分，集成逻辑门电路又可以划分为：与门，或门，非门，与非门，或非门，划分为：与门，或门，非门，与非门，或非门，与或非门，异或门等等，在数字集成电路中它们与或非门，异或门等等，在数字集成电路中它们都属于小规模集成电路。都属于小规模集成电路。第36页/共169页 CMOS 或或非门原理电路非门原理电路 A = 0 0，B = 0 0，PMOS1 和和 PMOS2 导通导通 NMOS1 和和 NMOS2 截止截止 A = 0 0，B = 1 1， PM

14、OS1 和和 NMOS2 导通导通 NMOS1 和和 PMOS2 截止截止 A = 1 1，B = 0 0， NMOS1 和和 PMOS2 导通导通 PMOS1 和和 NMOS2 截止截止 A = 1 1，B = 1 1， PMOS1 和和 PMOS2 截止截止 NMOS1 和和 NMOS2 导通导通 CMOS 或非门或非门 NMOS2PMOS1PMOS2FANMOS1DDDDSSSS+UBF = 1 1F = 0 0F = 0 0F = 0 0有“1”出“0”，全“0”出“1”第37页/共169页F1 AB1 10 00 00 00 0 0 00 10 11 01 01 11 1A B F

15、真值表真值表F = AB 或非门或非门 有“1”出“0”，全“0”出“1”第38页/共169页i3VT Viii第39页/共169页iii3VT V第40页/共169页TGuiuOCCTGuiuiCC1“1”TGuiuiCC1“0”第41页/共169页第42页/共169页 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1 BCR1+5V第43页/共169页 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1“1”(3.6V)4.3V钳位2.1V“0”(0.3V)输入全高“1”,输出为低“0”1V第44页/共169页 T5Y R3R5AB CR4R2R1

16、 T3 T4T2+5V T11V(0.3V)“1”“0”输入有低“0”输出为高“1”VY 5-0.7-0.7 =3.6V第45页/共169页00010011101111011001011101011110ABYCY=A B CY&ABC第46页/共169页“1”控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T1第47页/共169页“0”控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11V1V第48页/共169页 0 高阻态Z0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY1E0EABY 功能表&YEBA逻

17、辑符号EN第49页/共169页逻辑符号逻辑符号逻辑功能逻辑功能:F&ABE ENE = 0 0 F = ZE = 1 1 F = A BE = 1 1 F = ZE = 0 0 F = A BF&ABE EN高电平使能高电平使能低电平使能低电平使能逻辑符号逻辑符号第50页/共169页“1”“0”“0”A1 B1第51页/共169页四、四、TTL异或门异或门第52页/共169页 000111100110ABYBABABAY ABY=1第53页/共169页01110111000010AAAABABABAY第54页/共169页门电路门电路小结小结门电路门电路 符号符号 表示式表示式与

18、门与门& &A AB BY YA AB BY Y11或门或门非门非门1 1Y YA AY=ABY=ABY=A+BY=A+BY= AY= A与非门与非门& &A AB BY YY= ABY= AB或非门或非门A AB BY Y11Y= A+BY= A+B异或门异或门=1=1A AB BY YY= AY= A B B第55页/共169页第56页/共169页1、与门 CBAY2、或门 3、与非门 4、或非门 CBAYCBAYCBAY5、异或门 BABABAY第57页/共169页或门与门非门或非门第58页/共169页BAY1BAY2有“0”出“1”，全“1”出“0”第5

19、9页/共169页BAY1BAY2第60页/共169页第61页/共169页AAAA100011AAAAAAAAAA 01AAAA00=0 01=0 10=0 11=10+0=0 0+1=1 1+0=1 1+1=1第62页/共169页CBABCAAABCACBACBA )()()(BCACBACBA )()()(CABACBA)()()(CABACBA )()(CABABCBCA)(1BCAA=A1A A=A.ABBAABBAA+1=1 CBABCAA 第63页/共169页110011111100BABABABA列状态表证明：AB0001101111100100ABBABABABA0000第64页

20、/共169页公式名称公式名称 公式内容公式内容自等律自等律A+ 0 0 = AA 1 1 = A0-1律律A+ 1 1=1 1A 0 0= 0 0重叠律重叠律A+ A = AA A = A互补律互补律 还原律还原律A = A表逻辑代数的基本公式（表逻辑代数的基本公式（1） A+ A = 1A A = 0第65页/共169页 公式名称公式名称 公式内容公式内容 交换律交换律 结合律结合律 分配律分配律 吸收律吸收律 反演律反演律 (摩根定律摩根定律)A+B = B+AA B = B AA+(B+C) = B+(C+A) = C+(A+B) A (B C) = B (C A)=C (A B)A+(

21、B C) = (A+B) (A+C)A (B + C) = (A B) + (A C)A+(A B) = AA (A + B) = A A B = A + B A + B = A B 表逻辑代数的基本公式（表逻辑代数的基本公式（2） 第66页/共169页 将逻辑函数输入变量取值的不同组合与所对应将逻辑函数输入变量取值的不同组合与所对应的输出变量值用列表的方式一一对应列出的表格。的输出变量值用列表的方式一一对应列出的表格。n2n个输入变量个输入变量 种组合种组合。第67页/共169页第68页/共169页 设：开关闭合其状态为“1”，断开为“0”灯亮其状态为“1”，灯灭为“0” 0 0 0 0 C

22、 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1变量第69页/共169页 1.将输出变量值为将输出变量值为“1”所对应的输入变量的取值组所对应的输入变量的取值组合作为一个乘积项，在这个乘积项中，值为合作为一个乘积项，在这个乘积项中，值为“1”的输入的输入变量写为原变量的形式，值为变量写为原变量的形式，值为“0”的输入变量写为反变的输入变量写为反变量的形式；量的形式； 2. 将这些乘积项相加，即可得到将这些乘积项相加，即可得到“与或与或”逻辑函数逻辑函数式。式。 由真值表写出逻辑函数式的方法由真值表写出逻辑函数式的方法 由若干个变量乘积项之和构

23、成的逻辑函数式由若干个变量乘积项之和构成的逻辑函数式称为称为“与或与或”表达式。表达式。第70页/共169页取 Y=“1”( 或Y=“0” ) 列逻辑式取 Y = “1”对应于Y=1，一种组合中，输入变量之间是“与”关系， 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1CBA 第71页/共169页ABCCBACBACBAY 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1第72页/共169页YCBA&1CBAABCCBACBACBAY第73页/共

24、169页 将输入变量每一种可能出现的取值与对应的输将输入变量每一种可能出现的取值与对应的输出值依次排列起来所得到的电平波形图即称为逻辑函出值依次排列起来所得到的电平波形图即称为逻辑函数的波形图。数的波形图。ABCCBACBACBAY第74页/共169页第75页/共169页例1：化简CABCBACBAABCY)()(BBCABBACCAAC A例2：ABAAB CBCBA)(CBCBACBACBACBAY化简A+AB=ABABAA)(CCA BABA第76页/共169页例3：化简CBCAABY)(AACBCAABCBACACABABCAABA+A=1A1=A第77页/共169页ABBABABA,

25、第78页/共169页BA0101BABABABABCA00100m0111101m3m2m4m5m7m6mAB000m0111101m3m2m4m5m7m6mCD0001111012m12m15m14m8m9m11m10m第79页/共169页1111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABC0010011110第80页/共169页ABC00100111101111ABCCBACBACBAY第81页/共169页BCAABCCAB 例如：例如：BCCABY BCAACAB)( ABC0010011110111第82

26、页/共169页解：0100011110001110CDABAB111111B CD11 ACD ABC11AC1111两次填10000例例 ：用卡诺图表示逻辑函数：用卡诺图表示逻辑函数F(AF(A，B B，C C，D)D)ACBCADCBABDCA DCA DCBA DCBA 第83页/共169页1.画卡诺图2.合并最小项3.写出最简“与或”逻辑式用卡诺图化简逻辑函数的一般规则：用卡诺图化简逻辑函数的一般规则： 如果有2n个值为1的相邻最小项（n=1，2，3)排成一个矩形组，则它们必可合并为一个乘积项，并可以消去n个变量因子，合并后的结果中仅包含这些最小项的公共变量因子。第84页/共169页A

27、BC00 01 11 100 11 1Y=ABC+ABC =AC利用对称相邻性可以实现化简利用对称相邻性可以实现化简 如果是两个几何相邻单元取值同为如果是两个几何相邻单元取值同为1，则可以，则可以合并为一项，并消去一个变量。合并为一项，并消去一个变量。ABC00 01 11 100 11 1利用利用A+A=1的关系的关系Y=ABC+ABC =BC(A+A) =BC第85页/共169页ABCD00 01 11 1000 01 11 1011CDBCDBACDBAY 第86页/共169页 如果是四个几何相邻单元取值同为如果是四个几何相邻单元取值同为1，则可以，则可以合并为一项，并消去两个变量。合并

28、为一项，并消去两个变量。ABC00 01 11 100 1 1 1 1 1ABC00 01 11 100 1 1 1 1 1Y=AY= ABC+ABC+ABC+ABC =AC(B+B)+AC(B+B)=AC+AC=CY=ABC+ABC+ABC+ABC第87页/共169页ABCD00 01 11 1000 01 11 10ABCD00 01 11 1000 01 11 1011111 11 1Y= BD错误的圈法错误的圈法正确的圈法正确的圈法第88页/共169页ABCD00 01 11 1000 01 11 101 1 1 11 1 1 1Y= D 如果是八个相邻单元取值同为如果是八个相邻单元取

29、值同为1，则可以合并，则可以合并为一项，并消去三个变量。为一项，并消去三个变量。ABC00 01 11 100 11 1 1 11 1 1 1Y= 1第89页/共169页 (1)在满足合并规则的条件下，每个矩形组应包含尽可能多的最小项； (2)每个矩形组中值为1的最小项的个数必须是2n个； (3)矩形组的数目应尽可能少； (4)每个矩形组至少应包含一个新的最小项； (5)各最小项可以重复使用， 即同一个等于1的单元格可以被圈在不同的矩形组内； (6)所有等于1的单元格都必须被圈过。用卡诺图化简应遵循的原则用卡诺图化简应遵循的原则第90页/共169页ABC00100111101111ABCCAB

30、CBABCAY用卡诺图表示并化简。解：第91页/共169页ABC00100111101111解：三个圈最小项分别为：合并最小项ABCCBAABCBCACABABC BCACABABACBCY第92页/共169页00ABC100111101111解：CACBYAB00011110CD000111101111DBY CBABCACBACBAY(1)(2)DCBADCBADCBADCBAY第93页/共169页解：DBAYAB00011110CD000111101DBDBCBAAY111111111第94页/共169页第95页/共169页第96页/共169页Y = Y2 Y3= A AB B AB.A

31、 B.A B.A. .A BBY1.AB&YY3Y2.第97页/共169页反演律反演律第98页/共169页ABY001 100111001=A B第99页/共169页.A B.Y = AB AB .AB.BAYA B = AB +AB第100页/共169页 =1ABY逻辑符号=A BABY001 100100111第101页/共169页 0 0=1 0 1=0 1 0=0 1 1=1 ABBAY=A BA A=1A A=0第102页/共169页ABY001 100111001=A B“异或异或”与与“同或同或”之间的关系之间的关系 ABY001 100100111=A B A B =A

32、 B =A B A B第103页/共169页例例 分析图示密码锁电路的密码。输出变量分析图示密码锁电路的密码。输出变量F1和和F2分别为开锁和报警信号，为分别为开锁和报警信号，为“1”时分别表示开锁和报警。时分别表示开锁和报警。S为钥匙开关。为钥匙开关。S +5VA B C D E F1F211 1 ABCDE F1 = S S A B C D E = 1 1 开锁开锁1 1 0 01 10 01 1 = 1 1 报警报警1 11 11 11 11 1密码为：密码为：1 0 1 0 11 0 1 0 1。 ABCDE F2 = S S A B C D E 解：解： = 0 0 不报警不报警=

33、0 0 不开锁不开锁第104页/共169页第105页/共169页三三人人表表决决电电路路 例1：试用最少的与非门设计一个三人多数表决电路。逻辑功能为：当两人或两人以上同意时决议通过，否则决议被否决。10A+5VBCRY第106页/共169页ABC00011110011275346001110010ABCY00000001101110001111010010111011真值表解： BCACABY BCACAB BCACAB 第107页/共169页三人表决电路10A+5VBCRY&BCACABY 第108页/共169页 ( 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01

34、0 0 11 0 1 01 1 0 01 1 1 1CBACBACBACBAY 第109页/共169页CBACBACBACBAY ABCCBACBACBAY BCACBACBACBAABC00100111101111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1第110页/共169页YCBA011001111101&11&1010BCACBACBACBAY第111页/共169页12.6 加法器第112页/共169页0 0 0 0 11+10101010不考虑低位来的进位 半加 全加第113页/共169页第

35、114页/共169页A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABASABC .ABSCABC 第115页/共169页输入-1表示来自低位的进位AiBiCi-1SiCi第116页/共169页1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 1第117页/共169页1ii1iiiii CACBBAC1iiiiCBAS&am

36、p;=11CiSi&=1AiBiCi-1SiCi第118页/共169页ii1iii)(BACBA1iiiiCBAS1iii1iii1iii1iiiiCBACBACBACBAC.ABSCBASABC 第119页/共169页根据逻辑表达式画出逻辑电路根据逻辑表达式画出逻辑电路Si = Ai Bi Ci1Ci = （Ai Bi）Ci1 + AiBi Ai Bi Ci1 Si Ci CI CO全加器全加器 全加器全加器 AiBiAi Bi Si Ci COAi Bi 1(Ai Bi ) Ci(Ai Bi ) Ci1 COCi1 S S第120页/共169页 4 位全加器逻辑图：位全加器逻辑图：

37、 CI COCI COCI COCI COF4F3F2F1C4C3C2C1C0A4 B4A3 B3A2 B2A1 B1 4 位全加器逻辑图位全加器逻辑图 串行进位方式串行进位方式第121页/共169页 74LS183是集成加法器电路组件，含有两个独立的全加器。（a）1/2逻辑图 （b）图形符号第122页/共169页74LS183的外观及管脚排列的外观及管脚排列第123页/共169页例：试用例：试用74LS183构成一个四位二进制数相加构成一个四位二进制数相加 的电路的电路S0S1S2C3A2 B2A1 B12Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS183

38、2Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS183S3A0 B0A3 B3第124页/共169页 n 位二进制代码有 2n 种组合，可以表示 2n 个信息。第125页/共169页控制信息控制信息编码器编码器二进制代码二进制代码编码器的分类编码器的分类 可实现编码功能的组合逻辑电路。可实现编码功能的组合逻辑电路。 普通编码器普通编码器 优先编码器优先编码器 二进制编码器二进制编码器 二二- -十进制编码器十进制编码器 第126页/共169页编码器一、普通编码器一、普通编码器 每次只允许输入一个控制信息的编码器。每次只允许输入一个控制信息的编码器。 1. 二进

39、制编码器二进制编码器 第127页/共169页当当 n = 2 时，即为时，即为 4 线线2 线编码器：线编码器： 四个需要四个需要编码的信号编码的信号 两位二进制代码两位二进制代码F1F2A0A1A2A3二进二进制编制编码器码器0 00 00 10 11 1 0 01 1 1 1 4 线线-2 线编码器线编码器 输入输入F2 F1A0A3A1A2 输出输出 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0编码表编码表第128页/共169页0 00 00 10 11 1 0 01 1 1 1输入输入F2 F1A0A3A

40、1A2 由于普通编码器每次只允许输入一个控制信息，由于普通编码器每次只允许输入一个控制信息，即在某一时刻仅允许一个输入信号为有效电平，即在某一时刻仅允许一个输入信号为有效电平，输入信号之间是互相排斥的。因此，普通编码器输入信号之间是互相排斥的。因此，普通编码器的编码表也可写为如下形式：的编码表也可写为如下形式： 第129页/共169页 第130页/共169页0 0 01 0 0I0I1I2I3I5I6I输入输 出Y2 Y1 Y0第131页/共169页Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7. .= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 =

41、I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7. .= I1 + I3+ I5 + I7第132页/共169页10000000111I7I6I5I4I3I1I2Y2Y1Y0第133页/共169页表示十进制数10个编码器第134页/共169页 十进制数：十进制数： 0 9357例如十进制数例如十进制数 357 用二进制数表示为：用二进制数表示为： 0011 0101 01110011 0101 0111 BCD码码BCD-Binary-Coded-DecimalBCD码：用二进制数编码的十进制数代码。码：用二

42、进制数编码的十进制数代码。第135页/共169页表 几种常用的BCD码 十进制数 8421码 5421码 2421码 余3码 BCD Gray码 012345678900000001001000110100010101100111100010010000000100100011010010001001101010111100000000010010001101001011110011011110111100110100010101100111100010011010101111000000000100110010011001110101010011001000第136页/共169页 00011

43、101000011110001101100000000111第137页/共169页00011101000011110001101100000000111 = I8+I9Y3 = I8+I9 = I8I9第138页/共169页00011101000011110001101100000000111第139页/共169页十键84218421码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9第140页/共169页第141页/共169页表优先权编码器真值表表优先权编码

44、器真值表 如果同时有多如果同时有多 个信号输入，个信号输入， 输出的是优先输出的是优先 级别高的输入级别高的输入 信号对应的代信号对应的代 码。码。 A1 A2 A3 A4 A5 A6 A7 A8 A9Y3 Y2 Y1 Y0 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 10 0 1 0 0 0 1 10 1 0 0 0 1 0 10 1 1 01 1 1 1 1 1 0 0 1 1 11 1 1 1 1 1 1 0 1 0 0 0 1 0 0 1假设输入信号假设输入信号A1的的优先级别最高，优先级别最高，A9的优先级别最低，的优先级别最低，且均为低电平有效，且均为低电平有

45、效，则可得编码表。则可得编码表。 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0代表任意状态代表任意状态第142页/共169页GND 1287654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8第143页/共169页第144页/共169页 将具有特定含义的二进制代码变换成一定将具有特定含义的二进制代码变换成一定译码器译码器二进制数代码二进制数代码 按其编码时的原意翻译成按其编码时的原意翻译成 对应的电平信号输出对应的电平信号输出的输出电平信号，以表示二

46、进制代码的原意，的输出电平信号，以表示二进制代码的原意，实现译码功能的组合电路为译码器。实现译码功能的组合电路为译码器。这一过程称为译码。译码是编码的逆过程。这一过程称为译码。译码是编码的逆过程。第145页/共169页一、一、 二进制译码器二进制译码器n 位二进制代码位二进制代码输入输入2n 种状态种状态2n 个输出个输出第146页/共169页n = 2 时即为时即为 2 线线4 线译码器：线译码器： F0 E A21 F1 E A21 F2 E A21 F3 E A21 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 低电平译码低电平译码 E A2 A1 F3 F2 F1 F

47、01 1 0 0译译 码码 表表1 1 1 11 1 1 11 1 1 1 1 1 0 01 1 1 1 0 0 1 11 1 0 0 1 1 1 10 0 1 1 1 1 1 1A2A1F0 F1F2F3E 111 译码器电路译码器电路 第147页/共169页 输 入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0

48、 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输 出第148页/共169页Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C第149页/共169页CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC第150页/共169页0AS2-42-4线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE第151页/共169页总线时时，当当 0 S00总线0AS2-42-4线译码器ABCDAEBECEDE0Y1Y2Y3Y1A脱离总线脱离总线数据数据第152页/共169页0AS 2-4线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE00脱离总线脱离总线数据数据第153页/共169页74LS139型译码器(a) 外引线排列图；(b) 逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC1091615141