从Cortex - M3过度到Cortex - M4(4)----Cortex-M3、4比较

1、1.内存保护单元MPU 与Cortex - M3的相同，MPU是一个Cortex - M4中用于内存保护的可选组件。处理器支持标准ARMv7内存保护系统结构模型。您可以使用在MPU执行 特权/访问 规则，或者独立的进程。这个MPU提供全面支持： ·保护区 ·重叠保护区域，提升区域优先级（7 =最高优先级，0 =最低优先级） ·访问权限 ·将存储器属性输出至系统2 .DSP能力 图表展示了处理器运行在相同的速度下Cortex - M3和Cortex - M4在数字信号处理能力方面的相对性

2、能比较。在下面的数字，Y轴代表执行给出的计算用的相对的周期数。 因此，循环数越小，性能越好。以Cortex - M3作为参考，Cortex - M4的性能计算，性能比大概为其周期计数的倒数。举例说明，PID功能，Cortex - M4的周期数是与Cortex - M3的约0.7倍，因此相对性能是1/0.7，即1.4倍。 Cortex - M系列16位循环计数功能 Cortex - M系列32位循环计数功能 这很清楚的表明，Cortex - M4在数字信号处理方面对比Cortex - M3的16位或32位操作有着很大的优势。Cortex-M4执行的所有的D

3、SP指令集都可以在一个周期完成，Cortex - M3需要多个指令和多个周期才能完成的等效功能。即使是PID算法通用DSP运算中最耗费资源的工作，Cortex - M4也能提供了一个1.4倍的性能得改善 。另一个例子，MP3解码在Cortex-M3需要20-25Mhz，而在Cortex-M4只需要10-12MHz。1.  32位乘法累加（MAC） 32位乘法累加（MAC）包括新的指令集和针对Cortex - M4硬件执行单元的优化它是能够在单周期内完成一个 32 × 32 + 64 - > 64 的操作 或 两个16 × 16&

4、#160;的操作。如下表列出了这个单元的计算能力。 2. SIMD Cortex - M4支持SIMD指令集，这在上一代的Cortex - M系列是不可用的。上述表中的指令，有的属于SIMD指令。与硬件乘法器一起工作（MAC），使所有这些指令都能在单个周期内执行。受益于SIMD指令的支持，Cortex - M4处理器是能在单周期完成高达32 × 32 + 64 - >64的运算，为其他任务释放处理器的带宽， 而不是被乘法和加法消耗运算资源。考虑以下复杂的算术运算，其中两个16 × 16乘法加上一个32位加法，被编译成由一个单一指令执行：SUM =

5、SUM +（A* C）+（B *D）3.FPUFPU是Cortex - M4浮点运算的可选单元。因此它是一个专用于浮点任务的单元。这个单元通过硬件提升性能，能处理单精度浮点运算，并与IEEE 754标准 兼容。这完成了ARMv7 - M架构单精度变量的浮点扩展。FPU扩展了寄存器的程序模型与包含32个单精度寄存器的寄存器文件。这些可以被看作是：·16个64位双字寄存器，D0 - D15 ·32个32位单字寄存器，S0 - S31 该FPU提供了三种模式运作，以适应各种应用 ·全兼容模式（在全兼容模式，FPU处理所有的操作都遵循IEEE754的硬

6、件标准） ·Flush-to-zero 冲洗到零模式（设置FZ位浮点状态和控制寄存器FPSCR 24到flush-to-zero 模式。在此模式下，FPU 在运算中将所有不正常的输入操作数的算术CDP操作当做0.除了当从零操作数的结果是合适的情况。VABS，VNEG，VMOV 不会被当做算术CDP的运算，而且不受flush-to-zero 模式影响。结果是微小的，就像在IEEE 754 标准的描述的那样，在目标精度增加的幅度小于四舍五入后最低正常值，被零取代。IDC的标志位，FPSCR 7，表示当输入Flush时变化。UFC标志位，FPSCR 3，表示当Flush结束时变化

7、） ·默认的NaN模式（DN位的设置，FPSCR 25，会进入NaN的默认模式。在这种模式下，如对任何算术数据处理操作的结果，涉及一个输入NaN，或产生一个NaN结果，会返回默认的NaN。仅当VABS，VNEG，VMOV运算时，分数位增加保持。所有其他的CDP运算会忽略所有输入NaN的小数位的信息）下表显示的是FPU指令集。3.debug调试与Cortex - M3的相同， Cortex - M4的设备是通过标准JTAG或串行线调试连接器调试。要连接到主机的接口，一个简单，标准化外部连接器是必要的。4. 电源1.电源管理   2.功耗

8、比较从图所示，很明显在功率效率方面Cortex - M4的性能大大优于表Cortex - M3。 Cortex-M4编辑 锁定 本词条由“科普中国”百科科学词条编写与应用工作项目 审核。中文名Cortex-M4 开    发ARM  类    别嵌入式处理器 应    用电动机控制、汽车、电源管理等 目录1. 1 基本简介 2. 2 信号控制 3. 3 特性 4. 4 处理技术 5. 5 主要功能 基本简介 编辑 Cortex-M4 ARMCortex-M

9、4处理器是由ARM专门开发的最新嵌入式处理器，在M3的基础上强化了运算能力，新加了浮点、DSP、并行计算等，用以满足需要有效且易于使用的控制和信号处理功能混合的数字信号控制市场。其高效的信号处理功能与Cortex-M处理器系列的低功耗、低成本和易于使用的优点的组合，旨在满足专门面向电动机控制、汽车、电源管理、嵌入式音频和工业自动化市场的新兴类别的灵活解决方案。信号控制 编辑 Cortex-M4提供了无可比拟的功能，以将1  32位控制与领先的数字信号处理技术集成来满足需要很高能效级别的市场。Cortex-M4处理器采用一个扩展的单时钟周期乘法累加(MAC)单元、优化的单指令多数据（S

10、IMD）指令、饱和运算指令和一个可选的单精度浮点单元(FPU)。这些功能以表现ARMCortex-M系列处理器特征的创新技术为基础。包括：a)RISC处理器内核：高性能32位CPU、具有确定性的运算、低延迟3阶段管道，可达1.25DMIPS/MHz；b)Thumb-2®指令集：16/32位指令的最佳混合、小于8位设备3倍的代码大小、对性能没有负面影响。提供最佳的代码密度；c)低功耗模式：集成的睡眠状态支持、多电源域、基于架构的软件控制；d)嵌套矢量中断控制器(NVIC)：低延迟、低抖动中断响应、不需要汇编编程、以纯C语言编写的中断服务例程。能完成出色的中断处理；e)工具和RTOS支持

11、：广泛的第三方工具支持、Cortex微控制器软件接口标准(CMSIS)、最大限度地增加软件成果重用。f)CoreSight调试和跟踪：JTAG或2针串行线调试(SWD)连接、支持多处理器、支持实时跟踪。此外，该处理器还提供了一个可选的内存保护单元（MPU），提供低成本的调试/追踪功能和集成的休眠状态，以增加灵活性。嵌入式开发者将得以快速设计并推出令人瞩目的终端产品，具备最多的功能以及最低的功耗和尺寸。特性 编辑 ARMCortex-M4处理器内核是在Cortex-M3内核基础上发展起来的，其性能比Cortex-M3提高了20%。新增加了浮点、DSP、并行计算等。用以满足需要有效且易于使用的控制

12、和信号处理功能混合的数字信号控制市场。其高效的信号处理功能与Cortex-M处理器系列的低功耗、低成本和易于使用的优点相结合。Cortex-M4提供了无可比拟的功能，将32位控制与领先的数字信号处理技术集成来满足需要很高能效级别的市场。Cortex-M4处理器采用一个扩展的单时钟周期乘法累加（MAC）单元、优化的单指令多数据（SIMD）指令、饱和运算指令和一个可选的单精度浮点单元（FPU)。这些功能以表现ARMCortex-M系列处理器特征的创新技术为基础。包括·RISC处理器内核，高性能32位CPU、具有确定性的运算、低延迟3阶段管道，可达1.25DMIPS/MHz；·T

13、humb-2指令集，16/32位指令的最佳混合、小于8位设备3倍的代码大小、对性能没有负面影响，提供最佳的代码密度；·低功耗模式，集成的睡眠状态支持、多电源域、基于架构的软件控制；·嵌套矢量中断控制器（NVIC），低延迟、低抖动中断响应、不需要汇编编程、以纯C语言编写的中断服务例程，能完成出色的中断处理；·工具和RTOS支持，广泛的第三方工具支持、Cortex微控制器软件接口标准（CMSIS）、最大限度地增加软件成果重用;·CoreSight调试和跟踪，JTAG或2针串行线调试（SWD）连接、支持多处理器、支持实时跟踪。此外，该处理器还提供了一个可选的内

14、存保护单元（MPU），提供低成本的调试/追踪功能和集成的休眠状态，以增加灵活性。嵌入式开发者将得以快速设计并推出令人瞩目的终端产品，具备最多的功能以及最低的功耗和尺寸。处理技术 编辑 Cortex-M4 处理器已设计为具有适用于数字信号控制市场的多种高效信号处理功能。Cortex-M4 处理器采用扩展的单周期乘法累加 (MAC) 指令、优化的 SIMD 运算、饱和运算指令和一个可选的单精度浮点单元 (FPU)。这些功能以表现 ARM Cortex-M 系列处理器特征的创新技术为基础。硬件体系结构单周期 16、32 位 MAC用于指令提取的 32 位 AHB-Lite 接口用于数据和调试访问的

15、32 位 AHB-Lite 接口大范围的 MAC 指令32 或 64 位累加选择指令在单个周期中执行单周期 SIMD 运算单周期双 16 位 MAC4 路并行 8 位加法或减法2 路并行 16 位加法或减法指令在单个周期中执行2 路并行 16 位 MAC 运算32 或 64 位累加选择指令在单个周期中执行浮点单元其他符合 IEEE 754 标准单精度浮点单元用于获得更高精度的融合 MAC饱和数学桶形移位器主要功能 编辑 Cortex-M4 功能体系结构ARMv7E-M (Harvard)ISA 支持Thumb® / Thumb-2DSP 扩展单周期 16、32 位 MAC单周期双 16 位 MAC8、16 位 SIMD 运算硬件除法（2-12 个周期）浮点单元单精度浮点单元符合 IEEE 754管道3 阶段 + 分支预测Dhrystone1.25 DMIPS/MHz内存保护带有子区域和后台区域的可选