第9章S3C44B0_2410硬件结构与关键技术分析(1)

1、1TM1n配套教材：配套教材：ARMARM嵌入式系统结构与编程嵌入式系统结构与编程，邱铁邱铁 编著，清华大学出版社，编著，清华大学出版社，2009,32009,3ARMARM嵌入式系统结构与编程嵌入式系统结构与编程2TM第第9章章S3C44B0/S3C2410硬件结构硬件结构与关键技术分析与关键技术分析S3C44B0是基于是基于ARM7TDMI架构的，架构的，S3C2410是基于是基于ARM920T架构的。当前，这架构的。当前，这两款芯片在嵌入式开发领域广泛应用。本章两款芯片在嵌入式开发领域广泛应用。本章主要介绍主要介绍S3C44B0和和S3C2410的硬件资源和的硬件资源和整体架构，对其存储

2、控制器、整体架构，对其存储控制器、NAND Flash控控制原理、时钟电源管理、通用制原理、时钟电源管理、通用I/O接口和中断接口和中断控制器作了详细介绍，并通过一定的实例来控制器作了详细介绍，并通过一定的实例来加深读者对关键技术的理解。加深读者对关键技术的理解。3TM3内容提要内容提要91 处理器简介处理器简介92S3C44B0/ S3C2410存储控制器存储控制器93S3C2410 NAND Flash控制器控制器94 S3C44B0/ S3C2410时钟电源管理时钟电源管理95 S3C44B0/ S3C2410通用通用 I/O端口端口96 S3C44B0/S3C2410中断机制中断机制4

3、TM491处理器简介处理器简介nS3C44B0 和和 S3C2410为手持设备和普通应为手持设备和普通应用提供了低成本、低功耗、高性能微控制器用提供了低成本、低功耗、高性能微控制器的解决方案。的解决方案。n为了降低整个系统的成本，为了降低整个系统的成本，S3C44B0 和和S3C2410分别提供了很多内置功能部件，大分别提供了很多内置功能部件，大大缩短了工程应用的开发周期。大缩短了工程应用的开发周期。 5TM5911 S3C44B0微控制器微控制器n带带8KB Cache的的ARM7TDMI核。核。n内置系统存储控制器（片选逻辑，支持内置系统存储控制器（片选逻辑，支持ROM、SRAM、Flas

4、h、FP/EDO/SDRAM）。）。nLCD控制器（支持控制器（支持256色的色的STN，集成，集成1个个DMA控制器）。控制器）。n2个通用个通用DMA控制器（控制器（ZDMA）/2个外围个外围DMA控制器（控制器（BDMA）。）。n2个带硬件握手的个带硬件握手的UART控制器（符合控制器（符合550标准）标准）/1个个SIO。n1个支持多主设备的个支持多主设备的I2C控制器。控制器。n1个个IIS总线控制器。总线控制器。6TM6n5个个PWM定时器和定时器和1个内部定时器。个内部定时器。n看门狗定时器看门狗定时器Watch Dog。n71个通用可编程的个通用可编程的I/O口和口和8个外部中

5、断源。个外部中断源。n具有具有8通道输入的通道输入的10位位ADC。n具有日历功能的实时时钟具有日历功能的实时时钟RTC。n功率控制模式：功率控制模式：Nomal、Slow、Idle和和Stop。n带锁相环带锁相环PLL的片内时钟发生器。的片内时钟发生器。7TM7nS3C44B0内部结构下页图所示内部结构下页图所示(教材教材ARM嵌入式嵌入式系统结构与编程系统结构与编程 217页图页图9-1)，它采用了，它采用了ARM7TDMI 内核，内核，0.25um 工艺的工艺的CMOS 标准宏标准宏单元和存储编译器以及一种新的总线结构单元和存储编译器以及一种新的总线结构SAMBAII（三星（三星ARM

6、CPU 嵌入式微处理器总线结构）。嵌入式微处理器总线结构）。nARM7TDMI 体系结构的特点是它集成了体系结构的特点是它集成了Thumb 代代码压缩器，片上的码压缩器，片上的ICE断点调试支持和一个断点调试支持和一个32 位的位的硬件乘法器。硬件乘法器。 8TM89TM9912 S3C2410微控制器微控制器n与与S3C44B0相比，基于相比，基于ARM920T核架构的微控制核架构的微控制器器S3C2410具有更强大的功能，如图具有更强大的功能，如图9-2 (教材教材ARM嵌入式系统结构与编程嵌入式系统结构与编程 218页页)所示，其主要特所示，其主要特点如下：点如下：n独立的独立的16KB

7、指令指令Cache和和16KB数据数据Cache。n系统存储控制器（片选逻辑，支持系统存储控制器（片选逻辑，支持ROM、SRAM、Flash、FP/EDO/SDRAM）。）。nLCD控制器（支持控制器（支持STN，TFT液晶显示屏，集成液晶显示屏，集成1个个DMA控制器）。控制器）。n内置系统存储控制器（片选逻辑，支持内置系统存储控制器（片选逻辑，支持ROM、SRAM、Flash、FP/EDO/SDRAM）。）。nNAND Flash控制器控制器 。10TM10n4个通道的个通道的DMA，支持存储器与，支持存储器与IO之间的数据直接传输。之间的数据直接传输。n3个带硬件握手的个带硬件握手的UA

8、RT控制器。控制器。n1个支持多主设备的个支持多主设备的I2C控制器。控制器。n1个个IIS总线控制器。总线控制器。n2个个SPI接口接口n2个个USB主机接口，主机接口，1个个USB设备接口。设备接口。nSD卡接口和卡接口和MMC接口。接口。n4个具有个具有PWM功能的功能的16位定时位定时/计数器和计数器和1个个16位内部定时位内部定时器，支持外部的时钟源。器，支持外部的时钟源。11TM11n看门狗定时器看门狗定时器Watch Dog。n117个通用可能编的个通用可能编的I/O口和口和24个外部中断源。个外部中断源。n具有具有8通道输入的通道输入的10位位ADC。n具有日历功能的实时时钟具

9、有日历功能的实时时钟RTC。n功率控制模式：功率控制模式：Nomal、Slow、Idle和和Stop。n带锁相环带锁相环PLL的片内时钟发生器。的片内时钟发生器。12TM1292S3C44B0/ S3C2410存储控制器存储控制器n存储器是嵌入式系统的重要组成部分，在嵌存储器是嵌入式系统的重要组成部分，在嵌入式开发中，扩展存储器是重要的一步。入式开发中，扩展存储器是重要的一步。S3C44B0和和S3C2410的存储器控制器提供访的存储器控制器提供访问外部存储器所需要的存储器控制信号，便问外部存储器所需要的存储器控制信号，便于扩展外部存储器。于扩展外部存储器。13TM13921 S3C44B0存

10、储控制与地址空间存储控制与地址空间n存储格式小存储格式小/大端选择大端选择14TM14n地地址址空空间间分分布布 15TM15 S3C44B0的的Bank6/7地址分布地址分布 16TM16922 S3C2410存储控制与地址空间存储控制与地址空间n地地址址空空间间分分布布17TM17 S3C2410的的Bank6/7地址分布地址分布 18TM18923S3C44B0/ S3C2410存储位宽控制存储位宽控制n S3C44B0/S3C2410存储器数据宽度选择存储器数据宽度选择 19TM19924S3C44B0/ S3C2410存储器接口时序分析存储器接口时序分析n1管脚时序分析管脚时序分析n

11、（1）S3C2410 nWAIT引脚操作：引脚操作：20TM20n（2）S3C2410 nXBREQ/nXBACK 引脚操引脚操作：作：21TM21n（3）S3C2410nGCS引脚时序如图引脚时序如图9-7所示所示22TM22n（4）S3C2410 nSDRAM引脚时序引脚时序n见教材见教材ARM嵌入式系统结构与编程嵌入式系统结构与编程 224页页图图9-823TM23n2S3C44B0/S3C2410存储器接口存储器接口24TM24ROM接口接口n 4片片8位位ROM存储器接口存储器接口 25TM25n16位位ROM存储器接口存储器接口26TM26nSDRAM接口接口n单片单片16位位SD

12、RAM存储器接口存储器接口 27TM27n2片片16位位SDRAM存储器接口存储器接口 28TM28925 S3C44B0/ S3C2410存储控存储控制寄存器制寄存器 n总线宽度和等待控制寄存器（总线宽度和等待控制寄存器（BWSCON）n详细信息见详细信息见教材教材ARM嵌入式系统结构与编程嵌入式系统结构与编程 227页表页表9-629TM29n2总线控制寄存器总线控制寄存器n（1）（）（BANKCONn：nGCS0-nGCS5）：）：n总线控制寄存器总线控制寄存器BANKCON0 BANKCON5位信息如表位信息如表9-7所示。所示。详细信息见教材详细信息见教材227页页表表9-730TM

13、3031TM31nBANK控制寄存器（控制寄存器（BANKCONn ：nGCS6-nGCS7）：）：n总线控制寄存器总线控制寄存器BANKCON6、BANKCON7位信息如表位信息如表9-8所示。所示。n详细信息见详细信息见教材教材ARM嵌入式系统结构与嵌入式系统结构与编程编程 229页表页表9-832TM3233TM33n3刷新控制寄存器（刷新控制寄存器（REFRESH）n刷新控制寄存器刷新控制寄存器REFRESH位信息如表位信息如表9-9所所示。示。n详细信息见详细信息见教材教材ARM嵌入式系统结构与编嵌入式系统结构与编程程 230页表页表9-934TM34n4BANKSIZE 寄存器（寄

14、存器（BANKSIZE）nBANKSIZE 寄存器位信息如表寄存器位信息如表9-10所示。所示。n详细信息见详细信息见教材教材ARM嵌入式系统结构与编嵌入式系统结构与编程程 231页表页表9-1035TM35926 SDRAM接口电路设计接口电路设计nSDRAM的行地址线和列地址线是分时复用的行地址线和列地址线是分时复用的，也就是地址线要分两次送出，先送行地的，也就是地址线要分两次送出，先送行地址线，再送列地址线。址线，再送列地址线。 nHY57V561620是现代公司生产的容量为是现代公司生产的容量为32MB（4M x 16bit x 4Bank）的）的SDRAM 36TM3637TM37H

15、Y57V561620内部原理内部原理 38TM38nS3C2410与与HY57V561620的接口电路如图的接口电路如图9-12所示所示 .详细详细信息见信息见教材教材ARM嵌入式系统结构与编程嵌入式系统结构与编程 233页表页表9-1239TM39927 S3C44B0存储器初始化实例存储器初始化实例n使用一条使用一条STM指令完成指令完成13个控制寄存器的初始化。个控制寄存器的初始化。nLDR R0, =SMRDATAnLDMIA R0, R1-R13nLDR R0, =0 x01C80000 ; BWSCON 寄存器地址寄存器地址nSTMIA R0, R1-R13nSMRDATA DAT

16、AnDCD 0 x22221210 ; BWSCONnDCD 0 x00000600 ; GCS0nDCD 0 x00000700; GCS1nDCD 0 x00000700 ; GCS2nDCD 0 x00000700; GCS340TM40nDCD 0 x00000700; GCS4nDCD 0 x00000700 ; GCS5nDCD 0 x0001002A ; GCS6, EDO DRAM(Trcd=3, Tcas=2, Tcp=1, CAN=10bit)nDCD 0 x0001002A ; GCS7, EDO DRAMnDCD 0 x00960000 + 953 ; Refresh(

17、REFEN=1, TREFMD=0, Trp=3, Trc=5, Tchr=3)nDCD 0 x0 ; Bank Size, 32MB/32MBnDCD 0 x20 ; MRSR 6(CL=2)nDCD 0 x20 ; MRSR 7(CL=2)41TM4193S3C2410 NAND Flash控制器控制器nNAND Flash结构强调降低每比特的成本，结构强调降低每比特的成本，更高的性能，并且象磁盘一样可以通过接口更高的性能，并且象磁盘一样可以通过接口进行升级。进行升级。nNAND Flash则是高数据存储密度的理想解则是高数据存储密度的理想解决方案。决方案。 42TM42931 S3C24

18、10 NAND Flash控制器原理控制器原理nS3C2410 的启动代码可以在的启动代码可以在NOR Flash中运中运行。行。n为了支持为了支持NAND Flash 启动方式，启动方式，S3C2410内置了一个内置了一个SRAM缓冲区缓冲区，叫做叫做“SteeppingStone”。n当系统启动时当系统启动时，Steppingstone 内的代码内的代码会会被执行。通常被执行。通常，启动代码会从启动代码会从NAND Flash 拷贝到拷贝到SDRAM。 43TM43NAND flash控制模块控制模块 44TM44NAND Flash实现机制实现机制 45TM45nS3C2410在用在用NAND启动时，要对启动时，要对NAND Flash进行配置。进行配置。n首先首先OM1:0 = 00b来来 使能使能NAND Flash控制控制器的自启动模式，器的自启动模式，NAND Flash的存储器