第5章_存储器系统

1、 存储器概述存储器概述 半导体存储器半导体存储器 存储器与存储器与CPU的连接的连接 RAM RAM、ROMROM RAM RAM、ROMROM的种类。的种类。 RAMRAM的结构的结构 RAMRAM与与CPUCPU的连接，的连接，64K64K位动态位动态RAMRAM存存储器。储器。 存储器是计算机系统中具有存储器是计算机系统中具有记忆功能记忆功能的部件，它是由大量的的部件，它是由大量的记忆单元记忆单元(或称基本或称基本的存储电路的存储电路)组成的组成的, 用来存放用二进制数用来存放用二进制数表示的程序和数据。表示的程序和数据。5.15.1存储器概述存储器概述速度快速度快 容量小容量小速度慢速

2、度慢 容量大容量大寄存器寄存器内部内部Cache外部外部Cache主存储器主存储器辅助存储器辅助存储器大容量辅助存储器大容量辅助存储器CPU存储器操作：存储器操作： 读操作，非破坏性。读操作，非破坏性。 写操作，破坏性。写操作，破坏性。存储器的职能：存储器的职能： 信息交换中心。信息交换中心。 数据仓库。数据仓库。一、存储器分类一、存储器分类1. 1. 内存储器内存储器( (内存或主存内存或主存) ) 功能功能：存储当前运行所需的程序和数据。：存储当前运行所需的程序和数据。 特点特点：CPU可以直接访问并与其交换信可以直接访问并与其交换信 息，容量小，存取速度快。息，容量小，存取速度快。2.

3、2. 外存储器外存储器( ( 外存外存) ) 功能功能：存储当前不参加运行的程序和数据。：存储当前不参加运行的程序和数据。 特点特点：CPU不能直接访问，配备专门设不能直接访问，配备专门设备才能进行信息交换，容量大，备才能进行信息交换，容量大，存取速度慢。存取速度慢。软盘和软盘驱动器目前，存储器使用的存储介质有半导体器件，目前，存储器使用的存储介质有半导体器件，磁性材料，光盘等。一般把半导体存储器芯片作为内磁性材料，光盘等。一般把半导体存储器芯片作为内存。由于半导体存储器具有存取速度快、集成度高、存。由于半导体存储器具有存取速度快、集成度高、体积小、功耗低、应用方便等优点，在此我们只讨论体积小

4、、功耗低、应用方便等优点，在此我们只讨论半导体存储器半导体存储器。5.1.2存储器的主要技术指标存储器的主要技术指标1. 1. 存储容量（存放二进制信息的总位数）存储容量（存放二进制信息的总位数）存储容量存储容量=存储单元个数存储单元个数每个存储单元的位数每个存储单元的位数常用单位：常用单位：MB、GB、TB其中：其中：1kB=210B 1M=210kB=220B 1GB=210MB=230B 1TB=210GB=240B2. 2. 存取时间和存取周期存取时间和存取周期存取时间存取时间又称存储器访问时间。指启又称存储器访问时间。指启动一次存储器操作到完成该操作所需的时动一次存储器操作到完成该操

5、作所需的时间间 tA。存取周期存取周期是连续启动两次独立的存储是连续启动两次独立的存储器操作所需的最小的时间间隔器操作所需的最小的时间间隔TC，一般，一般TCtA 。3. 3. 可靠性可靠性可靠性指存储器对电磁场及温度等变可靠性指存储器对电磁场及温度等变化的抗干扰能力。化的抗干扰能力。4. 4. 功耗功耗功耗低的存储系统可以减少对电源容功耗低的存储系统可以减少对电源容量的要求，同时提高可靠性。量的要求，同时提高可靠性。5.25.2半导体存储器半导体存储器按制造工艺分类晶体管晶体管- -晶体管逻辑存储器晶体管逻辑存储器 TTL TTL 器件器件场效应晶体管存储器场效应晶体管存储器 MOS 器件器

6、件5. 2.1半导体存储器的分类半导体存储器的分类u按使用属性分类按使用属性分类随机存取存储器随机存取存储器 RAM（Random Acess Memory） 仅读存储器仅读存储器 ROM （Read Only Memory） 注：易失性存储器，掉电丢失数据注：易失性存储器，掉电丢失数据注：非易失性存储器，掉电保持数据注：非易失性存储器，掉电保持数据半导体存储器只读存储器 （ROM）随机存取存储器（RAM）掩膜式ROM一次性可编程ROM（PROM） 可擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）闪存（FLASH Memory)按连接方式分类5.2.2 半导体存储器的组成半导

7、体存储器的组成 半导体存储器由地址寄存器，译码电路、存储体、半导体存储器由地址寄存器，译码电路、存储体、读读/写驱动器、数据寄存器、控制逻辑等写驱动器、数据寄存器、控制逻辑等6个部分组成。个部分组成。 ABDB 启动启动片选片选读读/写写存储器的基本组成存储器的基本组成 译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码对存储体的译码有两种方式： 单译码结构：字线选择所有单元； 双译码结构：通过行列地址线来选择存储单元 双译码可以减少选择线的数目，从而简化芯片设计 是主要采用的译码结构 在上图中，存储单元的大小可以是一

8、位，也可以是多位。如果是多位，则在具体应用时应将多位并起来。单译码：16个4位的存储单元双译码：1024个存储单元 1、六管静态存储电路、六管静态存储电路图图5.7为为6个个MOS管组成的管组成的双稳态电路双稳态电路。5.35.3读写存储器读写存储器RAMRAM5.3.1 基本存储电路基本存储电路 图图5.7 六管静态六管静态RAM基本存储电路基本存储电路Y地址译码地址译码VccV7 I / OV8 I / OV3V4V5V2V6A V1B DiDiX地址译码地址译码图中图中V V1 1V V2 2是工是工作管，作管，V V3 3V V4 4是是负载管，负载管，V V5 5V V6 6是 控

9、制 管 ，是 控 制 管 ，V V7 7V V8 8也是控制也是控制管，它们为同管，它们为同一列线上的存一列线上的存储单元共用。储单元共用。特点：特点：(1) 不需要刷新，简化外围电路。不需要刷新，简化外围电路。 (2) 内部管子较多，功耗大，集成度低。内部管子较多，功耗大，集成度低。刷新放大器刷新放大器数据数据I/O线线T1CS行选择信号行选择信号单管单管DRAM基本存储元电路基本存储元电路T2列选择列选择 信号信号图图5.85.8为单管动态为单管动态RAM的基本存储电路，由的基本存储电路，由MOS晶体管和一个电容晶体管和一个电容CS组成。组成。 2、单管存储电路、单管存储电路特点：特点：(

10、1) 每次读出后，内容被破坏，要采取恢复每次读出后，内容被破坏，要采取恢复措施，即需要刷新，外围电路复杂。措施，即需要刷新，外围电路复杂。(2) 集成度高，功耗低。集成度高，功耗低。 典型的静态典型的静态RAM芯片芯片 不同的静态不同的静态RAM的内部结构基本相同，只是在不同容量的内部结构基本相同，只是在不同容量时其存储体的矩阵排列结构不同。典型的静态时其存储体的矩阵排列结构不同。典型的静态RAM芯片如芯片如Intel 6116（2K8位），位），6264（8K8位），位），62128（16K8位）和位）和62256（32K8位）等。位）等。 图图5.9为为SRAM 6264芯片的引脚图，其容

11、量为芯片的引脚图，其容量为8K8位，位，即共有即共有8K（213）个单元，每单元）个单元，每单元8位。因此，共需地址线位。因此，共需地址线13条，即条，即A12A0；数据线；数据线8条即条即I/O8I/O1、WE、OE、CE1、CE2的共同作用决定了的共同作用决定了SRAM 6264的操作方式，如表的操作方式，如表5.2所示。所示。 1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22 21 20 19 18 17 16 156264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12I/O1 I/O2 I/O3GNDVCCWE

12、 CE2 A3 A2 A1 OE A0 CE1 I/O8 I/O7 I/O6 I/O5 I/O4 表表5 5.2 6264的操作方式的操作方式I/O1 I/O8IN写写 0100IN写写 1100OUT读读 0101高阻高阻输出禁止输出禁止1101高阻高阻未选中未选中0高阻高阻未选中未选中1I/O1 I/O8方式方式 WE CE1CE2OE 图图5.9 SRAM 6264引脚图引脚图 典型的动态典型的动态RAM芯片芯片 一种典型的一种典型的DRAM如如Intel 2164。2164是是64K1位的位的DRAM芯片，片内含有芯片，片内含有64K个存储单元，所以，需要个存储单元，所以，需要16位位

13、地址线寻址。为了减少地址线引脚数目，采用行和列两地址线寻址。为了减少地址线引脚数目，采用行和列两部分地址线各部分地址线各8条，内部设有行、列地址锁存器。利用外条，内部设有行、列地址锁存器。利用外接多路开关，先由行选通信号接多路开关，先由行选通信号RAS选通选通8位行地址并锁存。位行地址并锁存。随后由列选通信号随后由列选通信号CAS选通选通8位列地址并锁存，位列地址并锁存，16位地址位地址可选中可选中64K存储单元中的任何一个单元。存储单元中的任何一个单元。 图图5.10 Intel 2164 DRAM芯片引脚图芯片引脚图GNDDin A7 A5 A4 A3 A6 Dout VCCA0 A1 A

14、2 NC21641 16 WERASCASA0A7：地址输入：地址输入 CAS：列地址选通：列地址选通 RAS：行地址选通：行地址选通 WE：写允许：写允许 Din：数据输入：数据输入 Dout： 数据输出数据输出 Vcc：电源：电源 GND：地：地 5.4 5.4 只读存储器只读存储器ROMROM5.3.1 基本存储电路基本存储电路5.4.1掩膜掩膜ROM特点：特点：(1) 器件制造厂在制造时编制程序器件制造厂在制造时编制程序,用户用户不能修改。不能修改。 (2) 用于产品批量生产。用于产品批量生产。 (3) 可由二极管和三极管电路组成。可由二极管和三极管电路组成。1.1.字译码结构字译码结

15、构 图图5.11为三极管构成的为三极管构成的44位的存储矩位的存储矩阵，地址译码采用阵，地址译码采用单译码单译码方式，它通过对方式，它通过对所选定的某所选定的某字线置成低电平字线置成低电平来选择读取的来选择读取的字。位于矩阵交叉点并与位线和被选字线字。位于矩阵交叉点并与位线和被选字线相连的三极管导通，使该位线上输出电位相连的三极管导通，使该位线上输出电位为低电平，结果输出为为低电平，结果输出为“0”，否则为，否则为“1”。 用用MOS三极三极管取代二极管便构成了管取代二极管便构成了MOS ROM阵列阵列字线字线1 字线字线2 字线字线3 字线字线4字字地地址址译译码码器器VDDD4 D3 D2

16、 D1A1A000 01 10 11位位线线4位位线线3位位线线2位位线线14 3 2 1位位字字1 2 3 40 0 1 01 1 0 11 1 1 00 1 0 0D4 D3 D2 D1MOS管管ROM阵列阵列二、可编程二、可编程ROM (PROM)可编程可编程ROM（PROM）是一种）是一种允许用户编程一允许用户编程一次的次的ROM，其存储单元通常用二极管或三极管实，其存储单元通常用二极管或三极管实现。图现。图5-12所示存储单元为双极型三极管，其发射所示存储单元为双极型三极管，其发射极串接了一个可熔金属丝，出厂时，所有存储单极串接了一个可熔金属丝，出厂时，所有存储单元的熔丝都是完好的。

17、编程时，通过字线选中某元的熔丝都是完好的。编程时，通过字线选中某个晶体管。若准备写入个晶体管。若准备写入1，则向位线送高电平，此，则向位线送高电平，此时管子截止，熔丝将被保留；若准备写入时管子截止，熔丝将被保留；若准备写入0，则向，则向位线送低电平，此时管子导通，控制电流使熔丝位线送低电平，此时管子导通，控制电流使熔丝烧断，不可能再恢复，故只能进行一次编程。烧断，不可能再恢复，故只能进行一次编程。 图5-12 熔丝式PROM的基本存储结构 制造时每一单元都由熔丝接通，则存储制造时每一单元都由熔丝接通，则存储的都是的都是0 0信息。用户可根据程序需要，利用编信息。用户可根据程序需要，利用编程写入

18、器对选中的基本存储电路通以程写入器对选中的基本存储电路通以20-50mA20-50mA电流，将熔丝烧断，则该单元存储信息电流，将熔丝烧断，则该单元存储信息1 1。 特点：特点：(1) 出厂时里面没有信息。出厂时里面没有信息。 (2) 用户根据自己需要对其进行设置用户根据自己需要对其进行设置(编程编程)。 (3) 只能使用一次，一旦进行了编程不能擦只能使用一次，一旦进行了编程不能擦除片内信息。除片内信息。 三、可擦除、可编程三、可擦除、可编程ROM（EPROM）在实际工作中，一个新设计的程序往往需要经在实际工作中，一个新设计的程序往往需要经历调试、修改过程，如果将这个程序写在历调试、修改过程，如

19、果将这个程序写在ROM和和PROM中，就很不方便了。中，就很不方便了。EPROM是一种是一种可以多可以多次进行擦除和重写的次进行擦除和重写的ROM。 可擦除可编程可擦除可编程 EPROM 基本存储单元基本存储单元 位存储原理位存储原理 由浮栅雪崩注入由浮栅雪崩注入 MOS 管构成管构成初始浮栅未注入电子，位存储初始浮栅未注入电子，位存储 “1”编程使浮栅注入电子，位存储编程使浮栅注入电子，位存储 “0”光照使浮栅电子消失，位存储光照使浮栅电子消失，位存储 “1”PPSD SIO2 SIO2+N基底基底源极源极漏极漏极多晶硅浮置栅多晶硅浮置栅字选线字选线浮置栅浮置栅 场效应管场效应管位位线线(a

20、) EPROM的基本存储结构的基本存储结构(b) 浮置栅雪崩注入型场效应管结构浮置栅雪崩注入型场效应管结构特点：特点：(1) 可以多次修改擦除。可以多次修改擦除。 (2) EPROM通过紫外线光源擦除通过紫外线光源擦除(编程后，编程后，窗口应贴上不透光胶纸窗口应贴上不透光胶纸)。 典型的典型的EPROM芯片芯片 常用的典型常用的典型EPROM芯 片 有 ：芯 片 有 ： 2716（2K8）、）、2732（4K8）、）、2764（8K8）、）、27128（16K8）、）、27256（32K8）、）、27512（64K8）等。）等。 EPROM芯片2716 存储容量为2K8 24个引脚： 11根地

21、址线A10A0 8根数据线DO7DO0 片选/编程CE*/PGM 读写OE* 编程电压VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssIntel-27128芯片是一块芯片是一块16K8bit的的EPROM芯片，如图所示：芯片，如图所示：允许输出和片允许输出和片选逻辑选逻辑CEA0A13 Y译码译码X译码译码 输出缓冲输出缓冲 Y门门16K 8位位存储矩阵存储矩阵 OE数据输出数据输出. PGM 27128结构框图结构框图VCCP

22、GM A13 A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22 21 20 19 18 17 16 1527128VPP A12 A7 A6 A5 A4 A3 A2 A1 A0D0 D1 D2GND封装及引脚封装及引脚27128封装图封装图 A0A13 地址输入，地址输入，214=16K D0D7 双向数据线双向数据线 VPP 编程电压输入端编程电压输入端 OE 输出允许信号输出允许信号 CE 片选信号片选信号 PGM 编程脉冲输入端，读数据编程脉冲输入端，读数据 时，

23、时，PGM=1操作方式操作方式读读输出禁止输出禁止备用备用(功率下降功率下降)编程禁止编程禁止编程编程Intel 编程编程校验校验Intel 标识符标识符CEOEPGMA9VppVcc输出输出L L H H L L L LL H X X H H L LH H X X L L H HX X X X X X X HVcc Vcc Vcc Vcc Vcc Vcc Vcc VccVcc Vcc Vcc Vpp Vpp Vpp Vpp VccDOUT 高阻高阻 高阻高阻 高阻高阻 DIN DIN DOUT 编码编码27128操作方式操作方式基本存储单元基本存储单元 位存储原理位存储原理 189页图页图5

24、-17由控制栅隧道效应由控制栅隧道效应 MOS 管构成管构成初始电子未注入浮栅，位存储初始电子未注入浮栅，位存储 “1”编程使电子经隧道注入浮栅，位存储编程使电子经隧道注入浮栅，位存储 “0”编程使电子从浮栅泄放，位存储编程使电子从浮栅泄放，位存储 “1”注：可多次电擦多次电写注：可多次电擦多次电写 5.4.4电可擦除的可编程电可擦除的可编程ROM（EEPROM）Flash：闪存 与EEPROM的区别：容量大 与RAM的区别：寿命较短，编程较慢 发展速度惊人，目前单片容量已达几Gb 5.4.5 FLASH 本节要解决两个问题：本节要解决两个问题： 一个是如何用一个是如何用容量较小容量较小、字长

25、较短字长较短的芯片，组的芯片，组成微机系统所需的存储器；成微机系统所需的存储器； 另一个是存储器与的连接方法与应注意另一个是存储器与的连接方法与应注意的问题。的问题。5.4存储器与存储器与CPU的接口技术的接口技术 用位或位的存储器芯片构成位的存储器，可采用位或位的存储器芯片构成位的存储器，可采用位并联的方法。例如，可以用用位并联的方法。例如，可以用片片位的芯片组位的芯片组成容量为成容量为位位的存储器。这时，各的存储器。这时，各芯片的数据线分芯片的数据线分别接到数据总线的各位，而地址线的相应位及各控制线，别接到数据总线的各位，而地址线的相应位及各控制线，则并联在一起则并联在一起。或。或用片用片

26、位的芯片，组成位的芯片，组成位的存储器位的存储器的情况。这时，一片芯片的数据线接数据总的情况。这时，一片芯片的数据线接数据总线的低线的低4 4位，另一片芯片的数据线则接数据总线的高位，另一片芯片的数据线则接数据总线的高4 4位。位。而两片芯片的地址线及控制线则分别并联在一起。而两片芯片的地址线及控制线则分别并联在一起。一、存储器芯片的扩充一、存储器芯片的扩充（一）位数的扩充（一）位数的扩充位扩展位扩展 当扩充存储容量时，采用当扩充存储容量时，采用地址串联地址串联的方法。这时，要用的方法。这时，要用到地址到地址译码电路译码电路，以其输入的地址码来区分高位地址，而以，以其输入的地址码来区分高位地址

27、，而以其其输出端的控制线输出端的控制线来对具有相同低位地址的几片存储器芯片来对具有相同低位地址的几片存储器芯片进行片选进行片选。 （二）地址的扩充（二）地址的扩充字扩展字扩展 地址地址译码电路译码电路是一种可以是一种可以将地址码翻译成相应控制信号将地址码翻译成相应控制信号的电路的电路。有。有2-42-4译码器，译码器，3-83-8译码器等。例如，一个译码器等。例如，一个2-42-4译码器，译码器，输入端为输入端为A0A0、A1 2A1 2位地址码，输出位地址码，输出4 4根控制线，对应于地址码根控制线，对应于地址码的的4 4种状态，不论地址码种状态，不论地址码A0A0、A1A1为何值，输出总是

28、只有一根线为何值，输出总是只有一根线处于有效状态，如逻辑关系表中所示，输出以低电平为有效。处于有效状态，如逻辑关系表中所示，输出以低电平为有效。 例：下例：下图是用图是用4 4片片16K16K8 8位的存储器芯片（或是经过位扩位的存储器芯片（或是经过位扩充的芯片组）组成充的芯片组）组成64K64K8 8位存储器的连接线路。位存储器的连接线路。16K16K存储器芯存储器芯片的地址为片的地址为1414位，而位，而64K64K存储器的地址码应有存储器的地址码应有1616位。连接时，位。连接时，各芯片的各芯片的1414位地址线可直接接地址总线的位地址线可直接接地址总线的A0A0A13A13，而地址总，

29、而地址总线的线的A15A15，A14A14则接到则接到2-42-4译码器的输入端，其输出端译码器的输入端，其输出端4 4根选择根选择线分别接到线分别接到4 4片芯片的片选片芯片的片选CSCS端。端。 因此，在任一地址码时，仅有一片芯片处于被选中的因此，在任一地址码时，仅有一片芯片处于被选中的工作状态，各芯片地址范围如下表所示。工作状态，各芯片地址范围如下表所示。 二、存储器与二、存储器与CPUCPU的连接的连接数据总线数据总线控制总线控制总线CPU 地址总线地址总线 存存 储储 器器 CPU与存储器连接示意图与存储器连接示意图 存储器与存储器与CPUCPU连接时，原则上可将存储器的地连接时，原

30、则上可将存储器的地址线、数据线与控制信号线分别接到址线、数据线与控制信号线分别接到CPUCPU的地址总的地址总线、数据总线和控制总线上去。但在实用中，有些线、数据总线和控制总线上去。但在实用中，有些问题必须加以考虑。问题必须加以考虑。 1. 1. CPU总线的负载能力。总线的负载能力。 (1) 直流负载能力直流负载能力 一个一个TTL电平电平(2) 电容负载能力电容负载能力 100PF由于存储器芯片是由于存储器芯片是MOS器件，直流负载器件，直流负载很小，它的输入电容为很小，它的输入电容为510PF。所以。所以a. a. 小系统中，小系统中，CPU与存储器可直连，与存储器可直连，b. b. 大

31、系统中因连接芯片较多，为防总线过载常加驱动器大系统中因连接芯片较多，为防总线过载常加驱动器在在80868086系统中系统中, ,常用常用82268226、82278227总线收发器实现驱动。总线收发器实现驱动。2. CPU的时序和存储器芯片存取速度的配合的时序和存储器芯片存取速度的配合选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度，增加WAIT信号产生电路。3. 3. 存储器的地址分配和选片问题。存储器的地址分配和选片问题。内存包括内存包括RAMRAM和和ROMROM两大部分，而两大部分，而RAMRAM又分又分

32、为系统区（即监控程序或操作系统占用的内存为系统区（即监控程序或操作系统占用的内存区域）和用户区，因而，要合理地分配内存地区域）和用户区，因而，要合理地分配内存地址空间。址空间。此外，由于目前生产的存储器芯片，其单此外，由于目前生产的存储器芯片，其单片的存储容量有限，需要若干片存储器芯片才片的存储容量有限，需要若干片存储器芯片才能组成一个存储器，故要求正确解决芯片的片能组成一个存储器，故要求正确解决芯片的片选信号。选信号。4. 4. 各种信号线的配合与连接各种信号线的配合与连接 由于由于CPUCPU的各种信号要求与存储的各种信号要求与存储器的各种信号要求有所不同，往往器的各种信号要求有所不同，往

33、往要配合以必要的辅助电路。要配合以必要的辅助电路。 数据线数据线：数据传送一般是双向的。存储器芯片：数据传送一般是双向的。存储器芯片的数据线有的数据线有输入输出共用输入输出共用的和的和输入输出分开输入输出分开的的两的的两种结构。对于共用的数据线，由于芯片内部有三态种结构。对于共用的数据线，由于芯片内部有三态驱动器，故它可以驱动器，故它可以直接与直接与CPUCPU数据总线连接数据总线连接。而输入。而输入线与输出线分开的芯片，则线与输出线分开的芯片，则要外加三态门要外加三态门，才能与，才能与CPUCPU数据总线相连数据总线相连, ,如下图所示：如下图所示： 地址线地址线：存储器的地址线一般可以直接

34、接到：存储器的地址线一般可以直接接到CPUCPU的地址总线。而的地址总线。而大容量的动态大容量的动态RAMRAM，为了减少引线的，为了减少引线的数目，往往采用数目，往往采用分时输入分时输入的方式，这时，需在的方式，这时，需在CPUCPU与与存储器芯片之间加上存储器芯片之间加上多路转换开关多路转换开关，用，用CASCAS与与RASRAS分分别将地址的高位与低位送入存储器。别将地址的高位与低位送入存储器。 控制线控制线：CPUCPU通过控制线送出命令，以控制存储通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等。器的读写操作，以及送出片选信号、定时信号等。 一般指存储器的一般

35、指存储器的WE、OE、CS等与等与CPU的的RD、WR等相连，不同的存储器和等相连，不同的存储器和CPUCPU连接时其使用的连接时其使用的控制信号也不完全相同。控制信号也不完全相同。 单片的存储器芯片的容量是有限的，整单片的存储器芯片的容量是有限的，整机的存储器由若干芯片组成，应考虑到：机的存储器由若干芯片组成，应考虑到：1. . 地址的分配。地址的分配。 2. . 存储器芯片的选择存储器芯片的选择( (片选片选) )CPU对存储器操作时，先进行片选，再从选中芯片中对存储器操作时，先进行片选，再从选中芯片中根据地址译码选择存储单元进行数据的存取。根据地址译码选择存储单元进行数据的存取。存储器空

36、间的划分和地址编码是靠地址线来存储器空间的划分和地址编码是靠地址线来实现的实现的。对于多片存储器芯片构成的存储器其地对于多片存储器芯片构成的存储器其地址编码的原则是：址编码的原则是： 一般情况下，一般情况下，CPU能提供的地址线根数大能提供的地址线根数大于存储器芯片地址线根数，对于多片于存储器芯片地址线根数，对于多片6264与与8086相连的存储器，相连的存储器，A0A12作为片内选址，作为片内选址，A13A19作为选择不同的作为选择不同的6264。1. 1. 低位片内选址低位片内选址2. 2. 高位选择芯片高位选择芯片( (片选片选) ) 全译码法中，对剩余的全部高位地址全译码法中，对剩余的全部高位地址线进行译码称为线进行译码称为全译码法。全译码法。a. 译码电路复杂。译码电路复杂。 b. 每组的地址区间是确定的、唯