数字章记忆单元电路PPT课件

1、 5.1 锁存器&GGQQ12RSQSRQ一、用与非门组成的RS锁存器 1电路结构: :由两个与非门交叉连接而成。置置0端端置置1端端低电平有效互补输出端第1页/共50页&GGQQ12RSQn+1R S功能Qn功能表011100置0 000R称为置0输入端低电平有效 0 1011 0011 1010 001置置0端端置置1端端0态2.逻辑功能第2页/共50页&GGQQ12RSQn+1R S功能Qn功能表100011置1 111S称为置1输入端低电平有效 0 1011 0011 1010 00100置0 0置置0端端置置1端端1态第3页/共50页&GGQQ12RS

2、Qn+1R S功能Qn功能表 0 1置0 000011 0置1 111011 111100011Qn+1Qn保持0 001置置0端端置置1端端01第4页/共50页&GGQQ12RSQn+1R S功能Qn功能表 0 1置0 000011 0置1 111011 10011011011Qn+1Qn保持0 0不定01？置置0端端置置1端端QSRQ低电平有效第5页/共50页3. 3. 波形分析例例 在用与非门组成的RS锁存器中，设初始状态为0，已知输入R、S的波形图，画出两输出端的波形图。RSQQ10第6页/共50页SRQG21GQ11逻辑功能：100011Qn+1R S功能Qn功能表 0 1置

3、1 111011 0置0 000011 101不定0 0保持0101二用或非门组成的基本RS触发器置1输入端S 高电平有效。置0输入端R高电平有效。置置1端端置置0端端互补输出端第7页/共50页波形分析：RS 逻辑符号：QQSRQQ高电平有效10第8页/共50页三、 门控RS锁存器 给锁存器加一个使能信号E E，只有在E有效时，锁存器状态才能改变， E无效时，锁存器保持原状态，这种电路称为门控锁存器。 1 1电路结构上升沿触发QQ1S1R C1 E置置0端端置置1端端互补输出端使能信号端&GGQQ12&RS E3G4G第9页/共50页 当E0 0时，控制门G3 3、G4 4关闭

4、，锁存器的状态保持不变。当E1 1时，G3 3、G4 4打开，其输出状态由R、S端的输入信号决定。Qn+1R S功能Qn功能表 0 1 0 1置1 11101 1 0 1 0置0 000011 11 101不定0 00 0保持01012 2工作原理&GGQQ12&RS E3G4G第10页/共50页 波形图波形图 已知已知门控RS锁存器的输入波形，画出输出波形图。的输入波形，画出输出波形图。QQR、S控制状态转换的方向；控制状态转换的方向；E控制状态转换的时段。控制状态转换的时段。10高电平有效高电平有效SR EQQ1S1R C1 E第11页/共50页四、 门控D锁存器1. 结构

5、与功能：设：D=111010设：D=001010RSQ=1Q=0&GQ4QDG3&G6512&1G1EGG0011D0101Qn0011Qn+1输出状态同D状态 功能D锁存器的锁存器的功能表功能表第12页/共50页五门控锁存器存在的问题空翻Q 有效翻转 空翻在许多时序电路中，一个在许多时序电路中，一个E信号周期内，只允许信号周期内，只允许Q发生一次有效翻转，这个发生一次有效翻转，这个翻转出现在翻转出现在E信号的上升沿或下降沿。信号的上升沿或下降沿。0&GGQQ12&RS E3G4GRS E第13页/共50页从逻辑功能来分： RS触发器 JK触发器 D触发

6、器 T触发器 T触发器 从结构来分： TTL主从触发器 CMOS主从边沿触发器 维持阻塞边沿触发器触发器的分类触发器：只在时钟信号跳变沿改变状态且没有空翻的 记忆单元称为触发器第14页/共50页5.2 触发器由两级门控RS锁存器串联组成。CP 与CP互补，使两个锁存器轮流工作。一、一、 主从主从RS触发器触发器 1电路结构电路结构CPQ(b)C11SQ1R1SC11R1S1R C1R1CP从锁存器主锁存器QQQQ(a)SCP第15页/共50页CPQ(b)C11SQ1R1SC11R1S1R C1R1CP从锁存器主锁存器QQQQ(a)SCPCPQ1J1KQ(b)C11SC11R1S1R C1KCP

7、1CP从锁存器主锁存器QQQQ(a)&J1G2G第16页/共50页012 2工作原理Qn+1R S功能Qn功能表 0 1 0 1置1 11101 1 0 1 0置0 000011 11 101不定0 00 0保持0101主从触发器的触发翻转分为两个节拍： （1 1）当CP1 1时，CP0 0， “主”开 “从”闭（2 2）当CP 时，即CP 0 0、CP1 1。 “从”开 “主”闭 101010 主从RS触发器的符号： QQ1SC11RCP下降沿触发CPQ(b)C11SQ1R1SC11R1S1R C1R1CP从锁存器主锁存器QQQQ(a)SCP第17页/共50页RSCPQQ 有效翻转0

8、0下降沿触发（1）触发器的翻转时刻发生在时钟脉冲的下降沿（2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。CPQ(b)C11SQ1R1SC11R1S1R C1R1CP从锁存器主锁存器QQQQ(a)SCP3 3克服空翻的原理：第18页/共50页4 4触发器功能的几种表示方法 （2）特性方程 由功能表特性方程：Qn+1R S功能Qn功能表 0 1 0 1置1 11101 1 0 1 0置0 000011 11 101不定0 00 0保持0101nnQRSQ 101Q1011RS10101000Qn+11n00 RS（约束条件）（1）功能表第19页/共50页（3）状态转换图 状态转换图

9、-体现触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。S=1S=R=S=S=R=0001R=010R=Qn+1R S功能Qn功能表 0 1 0 1置1 11101 1 0 1 0置0 000011 11 101不定0 00 0保持0101第20页/共50页 （4）驱动表 驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。0 00 11 01 1Qn Qn+1 00 11 00 R S RS触发器的驱动表触发器的驱动表 Qn+1R S功能Qn功能表 0 1 0 1置1 11101 1 0 1 0置0 000011 11 101不定

10、0 00 0保持0101S=1S=R=S=S=R=0001R=010R=第21页/共50页 (5) 波形图 已知同步RSRS触发器的输入波形，画出输出波形图。SRCPQQ第22页/共50页二、 主从JK触发器RS触发器的缺点：有约束条件1 1电路结构电路结构S=JQR=KQCPQ(b)C11SQ1R1SC11R1S1R C1R1CP从锁存器主锁存器QQQQ(a)SCPCPQ1J1KQ(b)C11SC11R1S1R C1KCP1CP从锁存器主锁存器QQQQ(a)&J1G2G第23页/共50页2 2逻辑功能Qn+1J K功能QnJK触发器功能表 0 1 0 1输出状态同J J状态0001

11、1 0 1 0输出状态同J J状态11011 11 101100 00 0Qn1 = Qn0101Qn1 = QnCP1KQ1JQC1主从JK 触发器下降沿触发CPQ1J1KQ(b)C11SC11R1S1R C1KCP1CP从锁存器主锁存器QQQQ(a)&J1G2G第24页/共50页3 3JKJK触发器逻辑功能的几种表示方法(1(1）功能表：）功能表：（2 2）特性方程：）特性方程：nnnQKQJQ 1110100J00111Kn0100QQn+1101Qn+1J K功能QnJK触发器功能表 0 1 0 1输出状态同J J状态0001 1 0 1 0输出状态同J J状态11011 11

12、 101100 00 0Qn1 = Qn0101Qn1 = Qn第25页/共50页（3 3）状态转换图（4 4）驱动表0 00 11 01 1Qn Qn+10 1 1 0J K JK触发器的驱动表触发器的驱动表 Qn+1J K功能QnJK触发器功能表 0 1 0 1输出状态同J J状态0001 1 0 1 0输出状态同J J状态11011 11 101100 00 0保持0101Qn=Qn01J=K=0J=K=1K=J=K=01J=第26页/共50页例例 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。在画主从触发器的波形图时，应注意以下两点：在画主从触发器的波形

13、图时，应注意以下两点：（1）触发器的翻转时刻发生在时钟脉冲的触发沿（这里是下降沿）触发器的翻转时刻发生在时钟脉冲的触发沿（这里是下降沿）61KCPJ5423Q（2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。(4)波形图波形图0第27页/共50页三主从T触发器和T触发器将JK触发器的J和K相连作为T输入端就构成了T触发器。CPQ1J1KQC1TQQC1 1TnnnQTQTQ 1T触发器特性方程：0 00 11 01 1 T Qn 0 1 1 0 Qn+1 功能功能 T触发器的功能表触发器的功能表 Qn+1= QnQn+1=

14、 QnnnnQKQJQ 1第28页/共50页 当T触发器的输入端为T=1时， 称为T触发器。nnQQ 1T触发器的特性方程：计数状态计数状态CPQQQC1 1T1CPnnnQTQTQ 1 0 1 Qn 1 0 Qn+1 功能功能 T触发器的功能表触发器的功能表 Qn+1= Qn第29页/共50页干扰信号4主从JK触发器存在的问题一次变化现象例例5.2.25.2.2 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。器Q9发触&主Q2G3从G触Q1G器Q发1GGG&G5&4&6GCP8G&7K&J010101111010

15、101 01由此看出，主从由此看出，主从JK触发器在触发器在CP=1期间，主触发器只变化（翻转）一次，期间，主触发器只变化（翻转）一次，这种现象称为这种现象称为一次变化现象一次变化现象。KJCPQ00110Q 00第30页/共50页1结构及工作原理门控D锁存器具有D的逻辑的逻辑功能，且功能，且为上升沿触发。为上升沿触发。 但有但有空翻现象空翻现象。&GQ54QQDG34Q&G65Q6Q12&3G&CPGGRS四、维持阻塞边沿D触发器门控D锁存器0011D0101Qn0011Qn+1输出状态同D状态 功能D触发器的触发器的功能表功能表第31页/共50页&G

16、Q54QQDG34Q&G65Q6Q12&3G&CPGGL1L23LL3称为置0维持线。L1称为置1维持线。L2称为置0阻塞线。维持阻塞边沿D触发器 为了克服空翻，在原电路的基础上引入三根反馈线。第32页/共50页3L&GQ54QQDG34Q&G65Q6Q12&3G&CPGG0011001置0。设：D=0L3称为置0维持线。01第33页/共50页&GQ54QQDG34Q&G65Q6Q12&3G&CPGGL1L211001101 置1。设：D=100L1称为置1维持线。L2称为置0阻塞线。 可见，引入了维持线和

17、阻塞线后，使触发器克服了空翻。该触发器在CP上升沿触发翻转，并且，CP上升沿前一瞬间的D信号决定输出状态（具有边沿触发的特点）。3LC1QQ1D上升沿触发第34页/共50页2 2D触发器的逻辑功能D触发器的特性方程为：触发器的特性方程为：Qn+1n+1= =D0011D0101Qn0011Qn+1输出状态同D状态 功能D触发器的功能表触发器的功能表第35页/共50页D触发器的状态转换图：0 00 11 01 1Qn Qn+10101D D触发器的驱动表触发器的驱动表 0011D0101Qn0011Qn+1输出状态同D状态 功能D触发器的触发器的功能表功能表0D= 01D= 0D= 1D= 1第

18、36页/共50页例： 已知维持阻塞D D触发器的输入波形， 画出输出波形图。解：在画波形图时，应注意以下两点：（1 1）触发器的触发翻转时刻发生在CPCP的上升沿。（2 2）判断触发器次态的依据是CPCP上升沿前一瞬间输入端D D的状态。24135CPDQ第37页/共50页3. 触发器的直接置0和置1端（预置初始状态） RD直接置0端，低电平有效； SD 直接置1端，低电平有效。 RD和和SD不受不受CP和和D信号的影信号的影响，具有最高的优先级。响，具有最高的优先级。 RD SDQn+100不定不定01010111弃权弃权000111110RDC1SQSRQD1D&GQ54QQDG3

19、4Q&G65Q6Q12&3G&CPGGSDRD直接置0端直接置1端低电平有效第38页/共50页二、CMOS主从结构的边沿触发器1 1电路结构: :由CMOS逻辑门和CMOS传输门组成由于引入了传输门，该电路虽为主从结构，却没有一次变化问题，具有边沿触发器的特性。TG1TG2TG3TG41G2G3G4GCPCPCPCPCPCPCPCP主主触触发发器器从从触触发发器器1111DQQQQ第39页/共50页2 2工作原理触发器的触发翻转分为两个节拍：（1 1）当CP正跳变后，TG1 1开通，TG2 2关闭。主触发器接收D信号。同时，TG3 3关闭，TG4 4开通，从触发器保持原

20、状态不变。（2 2）当CP负跳变后，TG1 1关闭，TG2 2开通，主触发器自保持。同时，TG3 3开通，TG4 4关闭，从触发器接收主触发器的状态。TG1TG2TG3TG41G2G3G4GCPCPCPCPCPCPCPCP主主触触发发器器从从触触发发器器1111DQQQQ设：D=1（原状态Q=0）0111011010若把所有传输门的控制信号对换，就可改为上升沿翻转。特点：CPCP下降沿触发翻转，次态取决于下降沿前一瞬间的输入D D。第40页/共50页3 3带有RD端和SD端的 CMOS触发器TG1TG3TG41G2G4GCPCPCPCPCPCP1DQQQQG3TGCP2CP111SDRDC11

21、DQQRSSDRDSD和和RD均为高电平有效均为高电平有效, 异步异步(直接直接)清零清零,异步异步(直接直接)置置1.第41页/共50页5.3 集成锁存器与触发器一、一、集成触发器举例1 1TTL主从JK触发器7474LS7272特点：特点：（1 1）有）有3 3个个J端和端和3 3个个K端，它们之间是与逻辑关系。端，它们之间是与逻辑关系。（2 2）带有直接置）带有直接置0 0端端RD和直接置和直接置1 1端端SD，都为低电平有效，不用时应接高电平。都为低电平有效，不用时应接高电平。（3 3）为主从型结构，）为主从型结构，CP下跳沿触发。下跳沿触发。QQ1J1KC1SR&21CPDK

22、RJ1JK3S23JKD4123567891011121314NC RDJ1J2J3Q GNDQK1K2K3CPDSVcc74LS72第42页/共50页2 2高速CMOS边沿D触发器7474HC7474特点：（1）单输入端的双D触发器。（2）它们都带有直接置0端RD和直接置1端SD，为低电平有效。（3）为边沿触发器，CP上升沿触发。2S2DD2CPD2R1S1DD1CPD1RC11DSR2Q1Q2Q1Q41235678910111213141GNDVcc74HC74RD1D 1CPD1S1Q 1Q2Q2Q2SD2CP2DD2R第43页/共50页二、触发器功能的转换1.1.用JK触发器转换成其他功能的触发器（