武汉理工大学电子秒表的设计与制作

1、学 号： 课 程 设 计题 目电子秒表的设计和制作学 院自动化专 业电气工程及其自动化班 级姓 名指导教师年月日0课程设计任务书学生姓名： 专业班级： 指导教师： 工作单位： 题 目： 电子秒表的设计与制作初始条件：（1） 计数精度可达1/100秒（2） 可显示时间99.99秒（3） 具有开关可启动，暂停，清零功能选作：设计可改变计时时间（最大59.99秒）的电路要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）（1） 设计任务及要求（2） 方案比较及认证（3） 系统框图，原理说明（4） 硬件原理，完整电路图，采用器件的功能说明（5） 调试记录及结果分析（6）

2、对成果的评价及改进方法（7） 总结（收获及体会）（8） 参考资料（9） 附录：器件表，芯片资料时间安排：6月27日6月30日：明确课题，收集资料，方案确定7月1日7月4日：整体设计，硬件电路调试7月5日7月8日；报告撰写，交设计报告，答辩指导教师签名： 2013年 6 月 27 日0武汉理工大学电工电子技术课程设计 目录 摘要.11 总体设计框图与方案选择21.1 设计思路21.2 方案的选择与论证2 1.2.1 方案一2 1.2.2 方案二2 1.2.3方案选择与论证3 1.2.4总设计框图32 电子秒表的工作原理42.1脉冲源电路42.2总清零控制电路72.3时间计数电路7 2.4分频器电

3、路.102.5 码驱动及显示电路11 2.5.1 七段数码管（LED）.11 2.5.2 译码器.122.6 多功能数字秒表电路的组合12 2.6.1 由计数、分频、译码组成的电路.133 电子秒表的总体电路设计.13 3.1 电子秒表的总体电路设计图133.2 电子秒表的改进图.134 仿真、调试及结果分析.144.1 调试步骤及方法.14 4.1.1 时钟发生器的测试14 4.1.2 计数、译码、显示单元的测试15 4.1.3 整体测试15 4.2 最终测试结果.16 4.3 调试时出现的问题及解决方法.165 结束语.16参考文献17本科生课程设计成绩评定表.181 摘要 随着电子技术的

4、发展，电子技术在各个领域的运用也越来越广泛，渗透到人们日常生活的方方面面，掌握必要的电工电子知识已经成为当代大学生特别是理工类大学生必备的素质之一 。 本数字计数系统的逻辑结构较简单，是由控制电路，复位电路，0.01秒脉冲发生器，译码显示电路构成的。利用555构建多谐振荡器，产生频率为100Hz的时钟脉冲。结合74LS160的功能利用J1和J2两个功能开关实现秒表的计数、暂停、清零功能。关键词：电子秒表 555定时器 分频 计数 译码 电子秒表的设计与制作1 总体设计框图与方案选择1.1 设计思路 本次电子秒表的设计任务要求计数精度可达百分之一秒，因此基准脉冲应该获得频率为100HZ的脉冲信号

5、。要求可显示时间99.99秒，因此每一位都为十进制位。本计时器由时钟脉冲发生电路、加计数器电路、译码电路和数码管显示器几大部分构成。利用555构建多谐振荡器，产生频率为100Hz的时钟脉冲，以满足精确到0.01s的课题要求。加计数器构成计时器的分位、秒位和毫秒位。若要求显示的时间为59.99秒，则除秒位采取60进制，其余采取100进制。故选用74LS160，显示部分用译码器配合数码管构成。结合74LS160的功能利用J1和J2两个功能开关实现秒表的计数、暂停、清零功能。1.2 方案的选择与论证1.21 方案一 采用555定时器 基于十进制计数芯片74LS160的设计：题目要求达到可计数99.9

6、9秒，则需要四个数码管；要求计数分辨率为0.01秒，那么我们需要相应频率的信号发生器。可采用集成电路555定时器与电阻和电容组成的多谐振荡器。秒表核心部分使用四个74LS160计数器级联而成，这种连接方式简单，使用元器件数量少。本电路由启动、暂停、清零电路、多谐振荡电路、计数电路、译码显示电路等组成，整体上是按照基准脉冲产生部分，控制部分和计数、译码、显示部分这三大部分来设计的。1.22 方案二 采用石英晶体振荡器 石英谐振器简称为晶振,它是利用具有压电效应的石英晶体片制成的。这种石英晶体薄片受到外加交变电场的作用时会产生机械振动，当交变电场的频率与石英晶体的固有频率相同时，振动便变得很强烈，

7、这就是晶体谐振特性的反应。利用这种特性，就可以用石英谐振器取代LC(线圈和电容)谐振回路、滤波器等。由于石英谐振器具有体积小、重量轻、可靠性高、一般主要用于精度要求较高的时钟脉冲产生电路中。1.2.3方案选择与论证 对于方案二：可知通过Proteus仿真模拟可知利用晶体振荡器产生的脉冲信号更加的稳定，精度也更加的高。但是使用晶体振荡器需要繁复的分频电路，然而对于此次课程设计而言也需考虑实际运用的需要，即在同样可以满座设计要求的条件下选择更简易的方案的原则。 最终方案选择：在进行两种方案的权衡比较下比较两种方案，方案一使用555定时器构成的多谐振荡器可通过对其电阻电容的计算产生0.01秒脉冲，然

8、后连接计数器电路以及译码显示电路，简单实用，成本低廉。而方案二用石英晶体振荡器组成控制部分在其中输入程序来控制按键，输入脉冲等部分，较为精确和方便，减少了芯片的使用，但是它原理较为复杂且成本较高，因此我们选择方案一。 我将选用：555振荡器来产生100HZ的信号。原因如下： 第一：因为通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。 第二：通常R取值在几百欧姆到几兆欧姆，电容取值在几百皮发到几百微法。因此，电路产生的脉冲宽度从几微秒到数分钟，精度可达0.1.（这个也是选择此振荡器的主要原因之一）第三：经济因素也是在电子设计中的重要一部分，而定时器运用广泛，技

9、术成熟，价格相比于前几种均较低，有利于降低电子设备的造价，更加有效地占据市场。故虽然此振荡器没有石英晶体稳定度和精确性高，由于设计方便，操作简单，成为了设计时的首选，但是由于与实验中使用的555芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，同过电压表的测量能很好的观察到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，一定程度上优于使用555芯片产生信号方式。但我们组依然选择555信号产生电路。（实验报告中着重按照原方案设计的555电路进行说明）1.2.4总设计框图 电子秒表的工作原理就是不断输出连续脉冲给加法计数器，而加法计数器通过译码器来显示它所记忆的脉冲周期个数。

10、1.时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源,产生脉冲。 2.记数器：对时钟信号进行记数并进位,百分之一秒和十分之一秒以及个位秒之间10进制,十位秒为六进制; 本设计采用可预置的十进制同步加法计数器74LS160构成电子秒表的计数单元。 3.译码器：对脉冲记数进行译码输出到显示单元中。4.显示器：采用4片LED显示器把各位的数值显示出来，是秒表最终的输出，共有四位，精确到百分之一秒；74LS48是BCD码到七段码的显示译码器。 5.控制器：控制电路是对秒表的工作状态（记时开始/暂停）进行控制的单元。属低电平直接触发的触发器，有直接置位、复位的功能。 在设计一个数字系统时，首

11、先应根据要求，设计出总框图，然后按框图设计具体电路，这样可避免在设计过程中产生错误。按照设计原理，数字式秒表的电路总框图如图1.1所示多谐振荡器电路闸门控制器开始/停止开关秒十位计数器秒个位计数器秒0.1位计数器秒0.01位计数器译 码 器 显 示与门清零 图1.1 总设计框图 2 电子秒表的工作原理2.1脉冲源电路 用 555 实现多谐振荡产生频率为100Hz的方波（即周期为0.01秒的方波）。 图 2.1 555管脚图 图2.2 555内部原理图 （1）555电路的工作原理555电路的内部电路方框图如图2-2所示。它含有两个电压比较器，一个基本RS触发器，一个放电开关管 T，比较器的参考电

12、压由三只5K Q的电阻器构成的分压器提供。它们分别使高电平比较器C1的同相输入端和低电平比较器C2的反相输入端的参考电平为2/3Vcc和上1/3Vcc。C1与C2的输出端控制RS触发器状态和放电管T的开关状态。当输入信号自6脚即高电平触发输入并超过参考电平2/3Vcc时，触发器复位，555的输出端3脚输出低电平，同时放电开关管T导通：当输入信号自2脚输入并低于1/3Vcc时，触发器置位，555的3脚输出高电平，同时放电开关管截止。4脚是复位端，当=0，555的3脚输出电平。平时端开路或接Vcc， 5脚Vco是控制电压端，平时输出2/3Vcc作为比较器C1的参考电平，当5脚外接一个输人电压，即改

13、变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.047µf的电容器接地，起滤波作用，以消除外来的干扰，确保参考电平的稳定。T为放电管，当T导通时，将给接于脚7的电容器提供低阻值的放电通路。555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路。（2）构成多谐振荡器如 图2.3（a）, 由555定时器和外接元件、构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两

14、个暂稳态，电路亦不需要外加触发信号，利用电源通过、向充电，以及通过向7脚放电端放电，其波形如 图2-3（b）所示。输出信号的时间参数是Ttw1十tw2， tw10.7(十)， tw20.7，555电路要求和均应大于或等于1K，但十应小于或等于3.3M。 外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。因此这种形式的多谐振荡器应用很广。 图2.3 555定时器构成多谐振荡器（3）组成占空比可调的多谐振荡器 图2.4 555组成占空比可调的多谐振荡器电路如 图2.4，它比 图2.3所示电路增加了一个电位器和两个相同的二极管。D

15、1、D2用来决定电容充、放电电流流经电阻的途径（充电时D1 导通，D2截止：放电时D2导通，D1截止）。占空比: Ptw1 / ( tw1十tw2) 0.7/0.7 (+) /(+)可见，若取=。电路即可输出占空比为 50的方波信号。2.2总清零控制电路 如图2.6 为电路的总清零控制电路，该电路在开关合上之后会输出低电平，作用于各个74LS160的MR端，实现异步清零功能；开关断开之后输出高电平，电路处于计时状态。总清零控制电路便于实现电路的总的清零控制，同时也对时钟脉冲起到控制作用。图2.6 电路的总清零控制电路2.3时间计数电路记数器74160、74ls192、74LS90等都能实现十进

16、制记数，本设计采用十进制加法计数器74LS160构成电子秒表的计数单元，如图三所示，555定时器构成的多谐振荡器作为计数器74LS160的时钟输入。计数器1及计数器2接成5421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.10.9秒计时，计数器2及计数器3也接成8421码十进制形式，计数器3和计数4接成60进制的形式，实现秒对分的进位。计数器2及计数器3也接成8421码十进制形式. 集成异步计数器74LS160简介 74LS160是异步十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。 要实现 0.1 秒计数，须设计一个 10 进制计

17、数器；要实现秒计数，须设计一个 60 进制计数器；要实现分计数，须设计一个 10 进制计数器，这里选用 74LS160 实现。 74LS160中文资料内容说明： 74LS160是十进制同步计数器（异步清除）,为可预置的十进制同步计数器，共有54/74160和54/74LS160两种线路结构型式，160的清除端是异步的。当清除端/MR为低电平时，不管时钟端CP状态如何，即可完成清除功能。160的预置是同步的。当置入控制器/PE为低电平时，在CP上升沿作用下，输出端Q0Q3与数据输入端DOD3一致。对于54/74160，当CP由低至高跳变或跳变前，如果计数控制端ENP、ENT为高电平，则/PE应避

18、免由低至高电平的跳变，而54/74LS160 无此种限制。160的计数是同步的，靠CP同时加在四个触发器上而实现的。当ENP、ENT均为高电平时，在CP上升沿作用下Q0Q3同时变化，从而消除了异步计数器中出现的计数尖峰。对于54/74160，只有当CP为高电平时，ENP、ENT才允许由高至低电平的跳变，而54/74LS16的ENP、ENT跳变与CP无关。160有超前进位功能。当计数溢出时，进位输出端（RCO）输出一个高电平脉冲，其宽度为Q0的高电平部分。在不外加门电路的情况下，可级联成N位同步计数器。对于54/74LS160，在CP出现前，即使ENP、ENT、MR发生变化，电路的功能

19、也不受影响。 如图2.7为74LS160管脚图；如表2.1 为74LS160 的功能表。RCO 进位输出端ENP 计数控制端ENT 计数控制端Q0Q3 输出端 图2.7 74LS160管脚图 表2.1 74LS160 的功能表ENTENPAction on the Rising Clock Edge()L×××RESET(Clear)HL××LOAD(DnQn)HHHHCOUNT(Incremeny)HHL×NO CHANGE(Hold)HH×LNO CHANGE(Hold)2.4分频

20、器电路 通常，由555构成的多谢振荡器输出频率是100Hz的，是比较高，为了得到 10Hz、1Hz、0.1Hz的秒信号输入，需要对振荡器的输出信号进行分频。 须设计三个十进制计数器 ，对频率为100Hz的时钟脉冲进行十分频得到10Hz，再对频率为 10Hz 的时钟脉冲进行十分频得到1Hz，对频率为 1Hz 的时钟脉冲进行十分频得到0.1Hz。一个单独的模块有四个74LS160组成，四块分别控制四位，在最低位的74LS160的进位输出端RCO（进位时输出有效为高电平）取得周期为 0.1S 的矩形脉冲，作为记录十分之一秒位的使能端控制位，从而使得每十个100Hz的脉冲到来后十分之一位加一。以此内推

21、，由十分之一秒位 可以控制秒位，由秒位控制十位。 用集成160为可预置的十进制同步计数器实现，电路图如下：图2.8是 74LS160构成十进制计数器 图2.9 74LS160构成0.01秒位和0.1秒位计数器 图2.10 74LS160构成0.01秒位、0.1秒位、1秒位、十秒位计数器 为了使实现60秒技术后显示器重新计数，应该在显示器显示59:99后显示00:00,所以应该在最高位加一个重新置数电路，使最高位在显示6时就置零（现实中6是不显示的），如 图2.11是74LS160构成的六进制计数器 图2.11 74LS160构成的六进制计数器2.5 码驱动及显示电路 计数器实现了对时间的累计以

22、 8421BCD码形式输出，用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流。译码显示单元:本部分由7448译码器和七段显示共阴极数码管构成。在其引脚当中A、B、C、D为BCD码输入端，QA、QB、QC、QD、QE、QF、QG为译码输出端，输出“1”有效，用来驱动LED数码管。电路如 图2.12： 图2.12 由7448译码器和七段显示共阴极数码管构成的译码电路 2.5.1七段数码管（LED）LED数码管由发光二极管组成，LED数码管有一般亮和超亮等不同之分，也有0.5寸、1寸等不同的尺寸。小尺寸数码管的显示笔画常用一个发光二极管组成，而大尺寸的数码管由二个或多个

23、发光二极管组成，一般情况下，单个发光二极管的管压降为1.8V左右，电流不超过30mA。发光二极管的阳极连接到一起连接到电源正极的称为共阳数码管，发光二极管的阴极连接到一起连接到电源负极的称为共阴数码管。下图是七段数码管（LED）BS201的示意图，图中引脚6为VCC的为共阳数码管，引脚6为GND的为共阴数码管。 要驱动LED正常的显示十进制数的十个字符，LED前面必须接一个显示译码器。 2.5.2译码器 显示译码器可实现的逻辑功能是：将输入的8421BCD码转化成驱动LED发光的高、低电平信号，驱动LED显示出不同的十进制数字符， 电路仿真的时候，为了简化电路，所以没有将7448译码器和七段显

24、示共阴极数码管构成的译码电路画出，只是用一个虚拟显示器代替。如果要做出实物的话，就用7448译码器和七段显示共阴极数码管构成的译码电路进行实物焊接。2.6 多功能数字秒表电路的组合2.6.1 由计数、分频、译码组成的电路 如 图2.13所示。该电路组成之后，就可以进行00：00到59：99的循环显示过程。各显示器从左到右依次对应的是十秒位、秒位、十分之一秒位、百分之一秒位。 图2.13 由计数、分频、译码组成的电路3 电子秒表的总体电路设计3.1 电子秒表的总体电路设计图 如 图3.1 是电子秒表电路 。该电路可以实现电子秒表计数，可实现显示器全部清零、开始计时功能。其中，为了防止现实中实物制

25、作后，按键会出现抖动的情况，在时钟发生器开始按键后接一个触发器防止出现抖动的情况。闭合时钟发生器开关，触发器输出低电平，使时钟发生器不能够产生脉冲，计数停止；断开时钟发生器开关，触发器输出高电平，使时钟发生器能够产生脉冲，计数开始，由此可以实现电路中的计数总的控制。 图3.1 是电子秒表总体电路图 3.2电子秒表的改进图 如图3.2所示电路。该电路可以实现电子秒表计数，可实现显示器全部清零、开始计时功能。此外基本RS触发器作无抖动开关，能有效的防止抖动；同时采用占空比可调的多谐振荡器，方便了频率的调节。同时555定时器配以少量的元件，以获得较高精度的振荡频率和具有较强的功率输出能力。 图3.2

26、电子秒表的总体电路设计改进图4 仿真、调试及结果分析4.1 调试步骤和方法用Proteus电子仿真软件进行搭建电路，确认连接无误后，运行软件，用示波器观察555定时器多谐振荡器的输出波形,确定为10ms,先按下复位键再按开始，秒表开始计数，当有四位数显示时，再次按下开始，秒表停止计数，按复位键，秒表清零。然后验证秒表满刻度是否为59.99s。最后用实际元件进行安装测试，安装实际元件时，应先将实际芯片的电源和地线接好，然后按电路图一步一步安装好实际电路，由于连线较多须谨慎安装，安装好后打开电源，验证是否成功。4.1.1 时钟发生器的测试用示波器观察时钟输出电压波形并测量其频率，调节RW1，使输出

27、波形频率为100Hz（周期为10ms），若无波形输出，检查555定时器。 如 图4-1是时钟发生器输出的周期为10ms的方波。 图4.1 时钟发生器输出的周期为10ms的方波4.1.2 计数、译码、显示单元的测试 测量计数器功能和分频器功能，看输出频率是否为10倍关系，各段测量显示管的功能是否正常。如 图5-2 是0.01秒、0.1秒、1秒、10秒对应的输入信号波形。图4-2 0.01秒、0.1秒、1秒、10秒对应的输入信号波形4.1.3 整体测试先按按钮清零开关，此时电子秒表不工作，再按一下清零开关，则计数器清零后变开始计时，观察数码管显示计数情况是否正常。如不需要计时或暂停时，按一下开关脉

28、冲开关，立即会出现暂停状态。4.2 最终测试结果 经过最终测试与实际电路验证，设计成功完全符合设计要求。4.3 调试中出现的问题及解决方法因为连线过于复杂，特殊地方应使用短导线进行连接，以便出现问题进行检查。电路图上应将各管脚标上标号，便于实际连接。特别注意不要带电安装实际电路以免损伤元件。5 结束语第一次听到课程设计任务是数字秒表的时候，心里不免惊了一下下，原本就对电子课程中的数电部分不是很了解，现在突然知道自己要做数字部分的设计，所以心里就难免有些觉得很难办，之后在图书馆借了些关于数字电路的书籍，在网上又了解了一些关于数字秒表的设计方法，经过两天的不断摸索终于有了些头绪，感觉数电也还蛮好玩的，可是在看过设计要求之后瞬间就有种想要窒息的感觉，电路各个部分的原理虽是理解了，可临到自己去重新整理的时候还是有些难度的，跟同学探讨了些问题，明白了些最基本的数电原