北京大学－安捷伦SOC测试中心IC测试服务申请书

1、北京大学一惠瑞捷s0c测试中心集成电路测试服务申请书编号:电路型号（代号）:电路名称：申请单位：申请人（测试人）:负责人：email：职务：电话：电话：手机：传真：地址（含邮编）：测试开始口期：预计结束日期：测试内容及 耍求简介：负责人签字：审核人签字：服务类型封装后测试服务封装型号：（若不常用请另附封装厂提供的图纸说明），样品数量：封装插座代购测试负载板设计（子板）孩测试负载板制作（子板）*提供母板测试负载板设计（大板）测试负载板制作（大板）|1 提供 stiffener圆片测试服务探针卡设计探针卡制作测试数据转换功能仿真vcd文件共个，最多周期数：，总时钟周期数：扫描链wgl文件共个，最人

2、扫描深度：，总扫描深度：测试程序开发离线工作站租用在线测试机台租用测试项目开发调试（量产测试准备）提供测试报告其他服务：电路类型数字电路组合逻辑电路吋序逻辑电路存储器电路数字信号处理电路微处理器电路接口和控制电路编/解码电路其他数字电路：模拟电路运算放人器调制/解调电路稳压器比较器其他模拟电路：数模混合电路"dip4%及以下）和pga68 h装己有通用子板，无需另做负载板：其它封装普通芯片做专用子板；建议 100mhz以上工作频率芯片以及预备量产测试芯片做大板。 a/d转换器 d/a转换器其他数模混合电路： pll电路模拟pll电路数字pll电路混合pll电路 soc电路（在上面选中

3、所包含模块电路类型）其他电路：测试类型交流测试，时钟范围： mhz,或周期： 功能测试时序测试输入/输出电压灵敏度扫描链测试直流测试通用pmu测量高阻态测量，和应测试向量输入漏电流迫压表模式测量连接性测量输出直流电平（扇出电流：ma）,相应测试向量工作电流（动态功耗），相应测试向量待机电流（静态或休眠功耗），相应测试向虽 iddq测试，相应测试向最 dac测试，位数：bit,采样时钟 1nl, dnl thd,信号频率 snd snr sfdr adc测试，位数：bit,采样时钟 inl, dnl thd,信号频率 snd neff snr sfdr pll测试（需使用tia）,信号频率：mh

4、z抖动（有效值,rms jitter）i i 抖动（峰峰值,peak to peak jitter）频率周期脉宽传播延迟参数扫描测试参数1:,范围,步进参数2：,范围,步进参数3：,范围,步进参数4：，范围,步进参数5：,范围,步进参数6：,范围，步进参数7：,范围,步进参数8：,范围,步进参数9：,范围,步进其它测试器件封装封装型号：,封装管脚数：,实际连接管脚数：,未连接管脚数:测试仪资源管脚数管脚号数字通道（包括作直流偏 置，=256）p600通道（最高660mbit/s, <=16）数字输入端口数字输出端口数字双向端口恒流源类偏置恒压源类偏置单端模拟输入（接wgd）差分模拟输入（

5、接wgd）单端模拟输出（接wdd）差分模拟输出（接wdd）pll输出（接t1a）core电源core地线pad电源pad地线模拟电源模拟地线注：1. 管脚号之间用英文逗号“，”隔开，芯片内部已相连的管脚号请用英文括号“（）”括起來。2. 测试资源详情请参考/tech.htm，点击和关资源pdf文件。3. 256路数字通道都可做数字i, o, io,每-通道还可作为恒流源或恒压源偏置。4. 通川电源gpdps共4路，一般用作数字部分core和pad电源；低噪声电源lndps 共2路，一般用作模拟部分电源。5. 任意波形发生器wgd单端输岀时共8通道，最多

6、4通道同时可用，信号相同，差分输 出时共4对通道，最多2对通道同吋可用，信号相同。6. 采样仪wdd单端输入时共8通道，任1通道同时可用，差分输入时共4通道，任1对 通道同时可用。7. 时隙仪tia输入共7通道，任1通道同时可用，测传播延迟时任2通道同时可用。&管脚同时接测试仪多种资源时要另文说明，差分管脚盂标识清楚正负端。芯片管脚定义表填表说明：管脚号为器件封装的管脚号；若有vcd或wgl文件，则管脚名称要与所有vcd和 wgl文件中管脚名称完全一致。“测试仪连接”暂不填。类型：数字数字双向电压电流模拟模拟pllcorepad模拟corepad模拟输入输出端口偏置偏置输入输出输出电源

7、电源电源地线地线地线1()io11aiaopovdd.corevdd.padvdd anagnd coregnd padgnd ana管脚号管脚名称类型电平（范围）功能简介测试仪连接芯片测试vcd文件清单vcd文件名称文件大小时钟频率周期数功能简介合计注：1vcd文件需为行为级,即功能仿真，不能是后仿真。简单的逻辑功能不需耍vcd文件。2. vcd文件中需包括所冇引出的数字管脚，不要冇英它未引出的内部节点，但需要加上双向端口的控制节点（若未引出）。3. 使用总线形式管脚名称中“”前面需有1空格。4. input管脚以及双向端口为input模式时不能为“x”，可为“z”。5. output管脚以及双向端口为oihput模式时不能为“z”，可为“x”。6. 仿真吋注意边沿尽量对齐，不要出现毛刺，不要人为加入不必要的延吋。7. 若存在多时钟域情况或较复杂测试向量（如嵌入式cpu）,请先传一个vcd看能否转换。8. 双向端口由input转为output之前需先驳动“z”。9. 双向端口需注明控制端口方向的节点电平逻辑。请按如下示例填写双向端口控制表：data 7:0j1data_en0data 7:0odata_en1芯片双向端口控制表双向端口i/o控制节点0/1芯片测试wgl文件清单wgl文件名称文件人小扫描深度功能简介合计芯片测试流程请详细说明，包括