组合逻辑电路要点

1、数字电子技术讲稿54第四章组合逻辑电路组合逻辑电路结构：P56XX2XnFm Fm组合逻辑电路图4-1组合逻辑电路由门电路构成无反馈图中：输入变量为 Xi,X2,Xn ,输出函数为Fi,F2,Fm,Fi - fi (xi , x2 ,xn ) 04. 1组合逻辑电路的分析找出给定逻辑电路输入和输出之间的逻辑关系，并指出电路的逻辑功能 分析步骤： 根据给定逻辑电路，逐级推导出输出端逻辑表达式。 根据输出函数列出输出函数真值表。逻辑功能描述。【例4-2】分析图4-3 (a)所示逻辑电路，指出该电路的逻辑功能.Ai + Bi *=i Tr=i&> 13ABO全加器图4-3解：函数表达式

2、:(a)一位全加器(b)全加器符号本位和Si = A二Bi二G向高位进位 Ci .1 = (A 二 Bi) *Cia *Bi函数真值表（表4-2P57）ABiCiCi书Si0000000101010010111010001101101101011111 功能分析：一为全加器!注意：半加器的真值表和电路半加器真值表（表4-3）:ABiCi书Si0000010110011110半加器逻辑电路图如下（图4-4）:ABSC+1图4-4半加器逻辑电路函数表达式：G 1 = A 二 Bi思考题：如何构成一个四位二进制加法电路?4. 2组合逻辑电路设计P58设计过程：命题真值表简化电路实现逻辑概念清楚正确确

3、定真值表根据具体情况实际检验或较抽象最大或最小项表达式门和门种类少设计正确？功耗和速度【例4-3 设计一个一位全减器P59解：命题分析。1101. 01被减数-1001. 11减数一OQiL 10 低位借位An 全 |A Dn 本位差Bn ）减0 T器一Ab+1向前借位图4-5 全减器框图及KS列真值表。AnBnCnCn书Dn00010000111010110111010001101001100011111选器件：用非门，异或门，与或非门实现注意：用与或非门实现时从 Cn书和Dn和入手图4-5'用与或非门实现全减器的KS求函数表达式。Dn =A Bn CnA B0。A B0'C

4、A BCni =Bn *Cn A *Bn 人。可得原函数表达式：Dn = A；.B； .C； An *Bn .Cn 人 Bn .g 人.B。Cni =B7*G An 西 An * C；注意：如果用异或门实现，函数表达式如下：CniDn =8二 Bn 二 Cn=An *Bn *Cn A *Bn *CnBn *C=An（Bn 二 Cn） BnC = An（Bn 二 Cn）由C 画逻辑电路。P60图4-6 全减器逻辑图【例4-4】设计将8421BCDS转换为余3BC则分析题意，列真值表。A B C DE3E2E1E00 0 0 000110 0 0 101000 0 1 001010 0 1 101

5、100 1 0 001110 1 0 110000 1 1 010010 1 1 110101 0 0 010111 0 0 111001 0 1 0XXXX1 0 1 1XXXX 11 1 0 0XXXX1 1 0 1XXXX1 1 1 0XXXX1 1 1 1XXXX画卡诺图，求输出函数ABCDA E3A E2A E1A E0(a)码制转换框图图4-7 框图及K0E1(b)Cdaboo0iiii0000:T、T h"X001i0X,g * * a f iii中0XIx-10i0X；xE2CdaB000iiii000DiXV0i00X0ii00XXi0<i iiXXE0卡诺图

6、E3 = A BC BD = A*BC *BDE2 = BC *D BC Bd = B(C D) B(C D) = B 二(C D)E1 =C*D CD=C： D=C 二 DE0 =D 画逻辑电路：(P 61图4-8 8421BCD码转换为余3码电路)注意： 任意项的处理和作用。考虑用全加器或全减器来实现。 逻辑设计的灵活性。P624. 3常用MSI组合逻辑器件及应用4. 3. 1编码器用特定的码（二进制码）来表示有关信息 编码,完成这一功能的电路称 编码器。1 .二进制编码器 P6210I iI 2I 3I 4I 5I 6I 7图4-9三位二进制8线-3线编码器框图表4-6三位二进制编码器真

7、值表（P62）输入输出I 0I1I 2I 3I4I 5I 6I 7F2F1F01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111 输入：I017有且仅有一个输入为1 输出函数为：F2 =底+I5 +底+ I7Fl = I2 I3 I6 I7F0 =I1 I3 I5 I7 逻辑设计的灵活性，注意此处的“真值表”，无卡诺图 此电路有局限性。 实现电路如P63图4-10。2 .二一十进制编码器 P63编码器框图：0123456789A D c C A B A ABCD编码器

8、编码表：表4-7 8421 BCD 编码表十进制数DCBA0 (Io)00001 (Il)00012 (I 2)00103 (I 3)00114(14)01005 (I5)01016 3)01107 (I7)01118 (I 8)10009 (I9)1001输出函数：D =丫8 +Y9 =丫8,丫9C =丫4Y5丫6 丫7 =丫4 / 丫6 丫7B =丫2丫3丫6 丫7 =丫2 *工 *丫6 *丫7A=X丫3丫5丫7丫9=丫，丫3*丫5*丫7*丫93.优先权编码器74LS148 （8线 一3线编码器）逻辑符号瞰峨优先编码器图4-12 74LS148逻辑符号 表4-8 74LS148的功能表No

9、输入输出Ei76543210CBACSEo11XXXXXXXX11111201111111111110300XXXXXXX000014010XXXXXX0010150110XXXXX01001601110XXXX011017011110XXX1000180111110XX10101901111110X110011001111111011101Ei :为编码允许输入，低有效。7 0 :状态信号输入端（编码输入），低有效。CS:编码有效输出，低有效。C, B, A:编码输出，为反码输出。E。：编码允许输出，低有效，用语级联。“7”输入端的优先权最高，“0”为最低。4. 3. 2译码器P65译码是编

10、码的逆过程:1 .二进制译码器2 一 4译码器将代码（已编码）“译”成相应所需的信息。注意：A, A。为译码输入端。E为译码允许端，低有效。丫3 , 丫2 , Y , Y）为译码输出端，低有效。表4-9 2 4译码器功能表EAA丫0丫2二 丫31XX1111o00r 011P 1100110110 110r 110r 1 10111110输出函数表达式可写成： %=Emi（i=0,1,2,3）。 3 8译码器（74LS138）E1为译码允许端，局有效。E2 A , E2B为译码允许端，低有效。A2, A, Ao为译码输入端。丫0, 丫1,Y为译码输出端，低有效。Yo%Y2y3Y4Y5Y6% 白

11、一E:2A院 生 A/o图4-14 74LS138逻辑符号表410 74LS138译码器功能表P66EiE2A + E2BAA1AY0Y1 Y2Y3J丫4Y51 Y6Y70XXXX11111111X1XXX1111111110000011111111000010111111100101101111110010111011111010111110111101011111101110111111111011011111111110输出函数表达式： Y=EmiE =Ei *E2AE2B =Ei *E2A *E2B几种典型应用： 实现存储系统的地址译码实现逻辑函数实现数据分配器或脉冲分配器【例4-5用

12、74LS138实现函数:F1 = ' m( 0,4,7) = m0m4m7 = m0 m4 m7 = Y0 *Y4 *Y7F2 八 m(1,2,3,5,6,7) =M° 你 =Y0 7实际设计的电路连接如下图：F2 FiY0 Yi Y2 Y3 Y4 Y5 Y6Y7A Ai A Ei E2A E2BIII ? wABC 1 -L数据和脉冲分配器电路（ABC勺值应据需定）Y0 Yi Y2 Y3 Y4 Y5 Y6Y7A2 Ai Ao Ei e2a E2Bii 1 tABC iD图4-5 例4-5的电路2.二一十进制译码器（74LS42如下图，译码表 P68表4-11）74LS42B

13、CD输入一二 rm>3 2 3 > mY3RY5Y6用忿A 8译码输出图4-i6 二-十进制译码器3.显本译码器VccD CB 一A一RaRg=5i0图4 - i7数字显示译码器电路Be七段译码器P69gaDoDiD2n- 1数据选择器TTTAo Ai An-i图4-18数据选择器及等效开关F图4-19四选一逻辑符号表4-12 BCD七段译码器真伯:表P69DCBAFaFbFcFdFeFfFgW00001111110000010110000100101101101200111111001301000110011401011011011501101011111601111110000

14、71000111111181001111101194. 3. 3数据选择器四选一数据选择器（电路P70）表4-13 四选一 MUX功能表EA1A0Y000D0001D1010D2011D31XX0当E =0时，输出Y的表达式为：3Y = AA0*D0 + A1*A0D1+A1*A0*D2+ A1.A0*D3 =£mi*Di(4-13)i =0还可以矩阵的形式表示:表4-14 8选1 MUX功能表EAiAA1YiXXX00000D00001D10010D20011D30100D40101D50110D60111D77、二、mi Di =(A2AiA0)m(D0DiD2D3D4D5D6D

15、7)T i =0Y =(AA *A0 a *AoA1 *A0)-D°DiD2= (AA)m(D0DRD3)T八选一数据选择器逻辑符号：图4-20八选一 MU延辑符号P71功能表:输出表达式:1 .数据选择器的应用 作数据选择器，实现多路信号分时传送（注意为数字信号）实现组合逻辑函数。实现串并变换。产生序列信号。实现组合函数。【例4-6】用8选1实现函数:F(A, B,C) =AB AB CF(A,B,C) - AB AB C - m(1,2,3,4,5,7)一个8选1数据选择器的输出表达式为：7YmiDi = m0D0m|Dm?D2m3D3m4D4m5D5m6D6m7D7i卫解：令A

16、2 AA = ABCYDoDiC2D3D4C5D5D图4-22 例4-6函数F的实现电路函数的实现电路如下:A2A1A0注意：变量所接位置；十六选一可方便实现四变量的逻辑函数 【例4-7】用4选1实现函数：F(A,B,C) =A *B *C A*B *C A *B *C A*B *C解：(代数法)令AAo = AB F = A *B(C C) A ,B ”C) A*B *(C) A*B*(0)得：Do =1 ; D1 =C ; D2 =C ; D3 =0。实现电路如下：ABC例4-7函数F 的实现电路【例4-8】用8选1实现函数:F(A,B,C,D) =、. m(0,4,5,7,9,12,13

17、,14)解：（卡诺图法）令 A2 A1Ao = ABC画函数的卡诺图:-1 : » in 11g !；1*io11i-117 r. 0汗 11, .1100 0:1 i '.r000011110ABCD 00 0111 10卡诺图求Di图4-25 例 4-8(a)在卡诺图上可求得Di :D0 = DD2 =1D3 = DD4 = DD5 =0D6 =1D7 = D实现电路如下：图中的（a)A2A1DEFA0D0D1D2D3D4D5D3D7图 4-26例4-8函数F的实现电路令 A2 A1Ao = ACD 时,由下面卡诺图可求得Di :（实现电路在上）D0 =1D1 = BD2

18、 =0D3D4 = BD5 =1D6 =BD70001111011-一 =;1*.- 0；1110h k p e1;01)0000 0.一ABCD、00 0111 10卡诺图求Di图4-25 例 4-8(b) 实现串并变换和产生序列信号的电路如下:A2AiAD0DiD2DD4DD3D7TTTTPFTT0 10 0 1111用并变换和序列信号产生电路 串并变换：当 ABC 由000-001 010一 111变化一次，将在 F端 获得串行信号01001111 （低位在前发送）。 序列信号产生：当 ABC由000-001 010一 11g000不断循环变化，将在F端获得序列信号0100111 010

19、0111。2.数据选择器的扩展P75可利用允许端，再适当加门电路来扩展。图4-27双4选1扩展为8选1 （下图）。图4-28 五个4选一扩展为16选1 （P75）A1A0A1A A0E Do Di D2 D3E Do Di 6 D3上 8A 6 比A 庆图4-27双四选一扩展为八选4. 3. 4数据分配器1.逻辑符号I允许端据 输 入 端Y0Ai AoYoY0Yo据 输 出 端图4-29 1-4DEMUX2.功能表 表4-15 1 4 DEMUX功能表EA1AoYo丫1Y2Y31XX1111oooD111oo11D11o1o11D1o11111D3 .输出函数表达式：当E = 0时，Y =Dm

20、i ;当E=1时，Y=14 .用译码器实现多路分配器Yo%Y2QY4Y5Y6Y77 4LS138AB白etet/2a/0o-1151 一二 101图4-3o译码器实现多路分配5 .多通道数据分时传送（注意：同步问题）8- 1数据Y选择器A Ai AoABC图4 - 31多通道数据分时传送4. 3. 5数码比较器对两个位数相同的二进制数进行比较。1 .逻辑符号来自低位比较器比较数据输入CA>BCa=bCa<bAoBoAiBiA2B2 AB3Pa>b Pa=b Pa<b比较器输出图4-32四位并行数码比较器逻辑符号2 .比较器功能表（见下面的表）3 .比较器的级联（七位数比

21、较器）A>B A=B A<B图4-33 七位数的比较P77SnCn+1Cn VAnBnSnCn+1AnSnCn+1Cn VAnBnSnCn+1CnAnBnbb 串A1 abb 4 本民 A & 率以A4表4-16四位比较器功能表比较器输入级联输入比较器输出A3 B3A2 B2A1 B1Ao BoCA>BCA<BCA=BPA>BPA<BPA=BA3>B3XXXXXX100A3<B3XXXXXX010A3=B3A2>B2XXXXX100A3=B3A2<B2XXXXX010A3=B3A2 = B2A1>B1XXXX100A3=

22、B3A2 = B2A1<B1XXXX010A3=B3A2 = B2A1=B1Ao>BoXXX100A3=B3A2 = B2A1=B1Ao<BoXXX010A3=B3A2 = B2A1=B1Ao=Bo100100A3=B3A2 = B2A1=B1Ao=Bo010010A3=B3A2 = B2A1=B1Ao=Bo0010014. 3. 6加法器1.四位串行进位加法器"LBn图4 - 35四位串行进位并行加法器注意：运算逐级完成，延迟较大，运算速度慢。2 .四位超前进位加法器(74LS283) P78图4-35 (a)四位超前进位加法器超前进位产生器等不作要求，有规模更大更新的可选产品3 .加法器实现余3码到8421BCD码的转换 P79注意：算法为：余3码+13 - 8421BCD码（进位丢失），电路如下:AB" R 电*IXS4弗。由A日 IB 上日码图4-36余3码到8421BC码转换4 .用四位加法器（二进制）实现 8421BCD加法器算法： 考虑了低位来的