综合测试题二

1、综合测试题二一、填空1、（ 1110100.0101） 8421BCD表示的二进制数（），十六进制数（）。2、逻辑函数F(A,B,C,D)m(0,1,2, 4,6,9,10,14,15)(3,7,8,11)的最简与或式（）。3、已知逻辑函数 y1m(0, 4,8,10,12) ， y2m(1,4,8,9,10) ，则 L2 y1 y2 ( ) 。4、）制作一个用于手表电池供电的数字电路，宜采用型器件。（ ECL ，TTL ， CMOS ）5、在下列JK 触发器、 RS 触发器、 D触发器和 T 触发器四种触发器中，同时具有保持、置1、置0 和翻转功能的触发器是（）。6、逻辑变量A 和 2003

2、 个 1 异或的结果（）。7、和 CMOS门电路相比，ECL门电路的工作速度（），功耗（8、 TTL 与非门、 TTL 异或门、集电极开路与非门和三态门，）。实现总线功能的是（）。二、作图题触发器电路及输入信号的波形如图（1）所示，试分别画出D 触发器的 Q和 Q1 的波形。RdAOEQQ1图（ 1）三、分析电路1、 分析图（ 2）所示电路的逻辑功能，写出逻辑函数式，列出真值表，说明其功能。(10 分)CiS1=1=1A1 A2Ci 1图（ 2）2、已知电路如图（3）所示，试分析电路的功能（15 分）(1) 写出各有关表达式(2) 画状态图(3) 说出该电路的功能YX JQ JQF1F2&qu

3、ot;1"KQKQCP图（ 3）3、依据图（ 4）所示输入、输出波形的逻辑关系，根据波形判别虚线框所示的门电路是。（与非门，或门，异或门，同或门）（5 分）AAB?FBF图（ 4）四、设计题1、在体育比赛中，有三名裁判，其中包括一名主裁判和两名副裁判。比赛时，只有主裁判判定运动员成绩有效，加上至少一名副裁判判定运动员成绩有效时，该运动员的成绩才有效，用电路实现该逻辑功能。 （ 10 分）2、利用 JK 触发器和必要的门电路设计一个可控的同步加法计数器。要求：当控制信号M=0 时为六进制； M=1 时为三进制。 （30 分）3、 74161 为四位同步 二进制加法计数器，其逻辑符号和功

4、能表附录图（试用 74161 和必要的门电路实现十进制计数器。（ 20 分）5）所示。4、试用四位二进制计数器74161 和八选一数据选择器74152， 设计一个数字序列产生器，它可以周期性地产生如下数字序列信号：6ED H（ 74152 逻辑符号和功能表附录图（6）所示。允许另使用门电路）。（ 20 分）附录：EPQ3Q2Q1Q0 CET74161LDCPD2 D1D0RDD3图（ 5）四位同步二进制加法计数器四位同步二进制加法计数器CPRDLDEPET工作状态X0XXX异步清零10XX同步置数X110X保持X11X0保持1111计数八选一数据选择器74152 的逻辑方程如下：YS( A2 A1 A0 )D0( A2 A1 A0 )D1( A2 A1 A0) D2( A2 A1A0) D3( A2 A1 A0 ) D4( A2 A1A0) D5( A2 A1 A0