便携式数字示波表的设计

1、编号 本科生毕业设计便携式数字示波表的设计Design of the portable digital storage oscilloscope学 生 姓 名高 思专 业电子信息科学与技术学 号090412119指 导 教 师冯 涛学 院电子信息工程学院二一三年六月 长春理工大学本科毕业设计毕业设计（论文）原创承诺书1本人承诺：所呈交的毕业设计（论文）便携式数字示波表的设计，是认真学习理解学校的长春理工大学本科毕业设计（论文）工作条例后，在教师的指导下，保质保量独立地完成了任务书中规定的内容，不弄虚作假，不抄袭别人的工作内容。2本人在毕业设计（论文）中引用他人的观点和研究成果，均在文中加以注释

2、或以参考文献形式列出，对本文的研究工作做出重要贡献的个人和集体均已在文中注明。3在毕业设计（论文）中对侵犯任何方面知识产权的行为，由本人承担相应的法律责任。4本人完全了解学校关于保存、使用毕业设计（论文）的规定，即：按照学校要求提交论文和相关材料的印刷本和电子版本；同意学校保留毕业设计（论文）的复印件和电子版本，允许被查阅和借阅；学校可以采用影印、缩印或其他复制手段保存毕业设计（论文），可以公布其中的全部或部分内容。以上承诺的法律结果将完全由本人承担！作 者 签 名： 年 月 日摘 要本文论述了便携式数字示波表的系统结构，并对基本功能模块进行了研究设计。在对模拟信道幅度控制、Butterwor

3、th滤波器、频率测定、高速A/D转换、数据存储、LCD显示及LCD控制电路等进行分析的基础上，对A/D转换前的模拟信道进行了详细研究，提出了实现信号的幅度变化和宽的频率范围测试中所涉及问题以及解决方案。完成了模拟信号幅度调整过程中的衰减、放大、宽带低通滤波、CPU控制电路等相关硬件电路的设计和MCS-51语言、C51语言软件程序的编写调试。在频率检测部分，分析了频率测量的基本思想，并且阐述了频率测定的CPU控制过程。关键词：模拟信道 信号调理 巴特沃思滤波器 频率检测Abstract This thesis describes the system architecture of the po

4、rtable digital storage oscilloscope,and the basic modules are also designed and researched. On the basis of analysis of the amplitude control of the analog signal path, Butterworth filter, frequency mensuration, super-speed A/D (Analog signal /Digital signal) conversion, data storage, LCD (Liquid Cr

5、ystal Display) display and the control circuit of LCD , the analog signal channel preceding A/D conversion is researched detailedly and the relative problems and the solutions are brought forward in realizing the control of the signal amplitude variation and the mensuration for the wide-range freque

6、ncy. The design of hardware circuit such as attenuators, operational amplifiers, low frequency signal pass filter, CPU control circuit etc. is achieved. The writing and debugging of MCS-51 language and the software program of C51 language is completed as well. In the part of the frequency mensuratio

7、n, the basic thinking of the frequency mensuration is analyzed, and the CPU control process of frequency mensuration is described.Key words:Analog Channel;Signal Conditioning;Butterworth Filter;Frequency Mensuration目 录 摘 要IAbstractII第1章 绪 论1第2章 设计概述32.1 数字示波器工作原理32.2 数字万用表工作原理32.3 数字频率计工作原理32.4 数字示波

8、表工作原理32.5 数字示波表的系统结构42.6 数字示波表的性能指标4第3章 硬件描述53.1 通道信号处理模块53.1.1 衰减器的实现53.1.2 放大器的实现73.1.3 Butterworth滤波器的实现93.2 A/D转换模块113.2.1 衡量A/D转换器的主要指标113.2.2 实现A/D转换的常用方法113.2.3 A/D输出的CPU控制113.3 LCD显示控制模块123.3.1 LCD器件简介123.3.2 LCD显示模块的接口技术133.4存储器模块143.5键盘模块153.6 频率测定设计153.6.1 测频信号提取电路设计153.6.2 频率测定的CPU控制过程16

9、第4章 软件描述194.1 示波表软件程序结构194.2系统软件设计流程图19第5章 调试与改进21致 谢23参考文献24第1章 绪 论从某种意义上讲，电子技术的发展，是建立在检测手段的提高的基础上的。电子测量手段是电子技术应用与发展中最重要的课题，没有精密仪表作为检测手段，很难生产出高质量的电子产品。传统的测量仪器是一个自封闭的系统，它作为独立的设备拥有自己的机箱包括各种开关旋钮的操作面板，信号输入输出端，指针式或LED显示表，CRT或LCD波形显示窗口，打印输出端口。仪器内部包括有传感器、信号处理器、A/D转换器、微处理器、存储器和内部总线等专门化的电路。通过这些电路来转换、测量、分析实际

10、信号，并将结果以各种方式显示。但是由于仪器所包含的功能均由仪器厂家定义，所有的功能块全部都是以硬件的形式存在于测量仪器中，单台仪器的功能单一、固定，用户无法根据实际需要改变或扩展仪器功能。而在实际应用中，电子工程师往往需要用到多种不同的测量功能，在进行野外实地测量的情况下，在测量的信号种类较多的情况下，在需要对被测信号进行存储、离线分析的情况下，传统测量仪器就体现出了诸多的不便和功能上的局限。虽然电子计算机技术的发展给传统的仪器注入了强大的活力。特别是微电子技术和大规模集成电路的发展，促进了数字化仪器，智能仪器的快速发展，使其功能越来越强，精度越来越高，性能越来越好。但是，传统的测量仪器的固有

11、局限性并没有根本改变。 随着电子科学技术的发展，由于电子测量的一系列优点，许多物理量都设法通过一定的传感器变换成电信号，然后利用一整套比较成熟的电子学方法来进行测量。随着大规模集成电路技术、信号分析与处理技术、计算机技术、软件技术和网络技术的迅速发展及其在电子测量技术与仪器上的应用，新的测试理论、方法、领域以及新的仪器结构不断出现，在许多方面已经冲破传统仪器的概念，电子测量仪器的功能积作用发生了质的变化。由于科学技术的迅速发展对测试技术与设备提出了越来越高的要求，如测试速度、效率、精度、可靠性、牢固性，测试数据的可交换性、灵活性，测试系统的智能化、小型化等等，而新的测试技术的发展则为电子测量提

12、供了越来越强的技术手段和越来越宽广的应用前景。 随着微电子集成技术、数字技术的飞速发展，现代数字化存储示波器的研究与开发也有了很快的发展，是近年发展最快的仪器。90年代以来，基于实时取样、量化技术的高速存储示波器的研制与生产得到了飞速的发展，这类仪器测试功能更加强大。各大公司不断推出采样率更高、带宽更宽的产品。例如：TEK公司的TDS680B/684B示波器，数字化率达5GSa/S，带宽1GHz，量化分辨率8 bit。HP公司的HPS4722A数字示波器数字化速率高达8GSa/S带宽2GHz，量化分辨率8 bit。 与此同时，便携式测量仪器也取得了飞速发展。其中，万用示波表获得了示波器技术的一

13、个突破。通过大规模集成电路技术和使用液晶显示器，FLUKE公司的FLUKE 190万用示波表把一个全功能的2通道50MHz数字存储示波器和一个数字万用表组合在一个重量只有1.8kg的手持式体内。它是适合真正需要便携式示波器的维修工程师使用的仪器。 近十年来，国内数字存储示波器技术研究及发展也取得了相当大的成果。但在实时数字化采集速率上距国外的水平还有相当大的距离。我们单纯去和国外大公司竞争这种技术指标是不现实的，只有立足于国内现有的条件和设备在测量仪器领域作一些努力，逐步缩小这种差距。 本课题要实现的最终设计目标：集数字万用表、数字存储示波器、数字频率计三者功能为一体，它具有极高的技术含量，既

14、可进行电阻等元器件参数及电压、电流测量，也可对信号波形参数进行测量、显示、分析。除此以外，它还有很强的实用性和巨大的市场潜力，也代表了当代电子测量仪器的一种发展趋势，即向体积小、重量轻、功能多、使用方便的掌上型仪器的方向发展。本示波表的工作特色和新颖之处:采用新技术和器件使本示波表在技术指标和理念上与传统示波器有较大不同。(1)放大器采用宽频高增益进口器件，自适应线性预测及算法实现大范围信号幅度控制。(2)精确测频技术。(3)自适应A/D可变抽样率。(4)高速双口RAM存储处理技术。(5) LCD液晶显示驱动技术和用菜单选取仪表功能。(6) CPU集中处理技术。(7)多层PCB表面贴装工艺。(

15、8)用ASIC技术实现大规模数字电路和可再编程技术。简言之，由本设计实现的示波表应具有技术密集、科技含量高、在国内具有一定领先水平，希望能有利于改善我国无便携示波表的状况，打破国外对这一市场的垄断，从而降低价格、普及应用、利国利民。第2章 设计概述2.1 数字示波器工作原理 现代数字存储示波器首先对模拟信号进行高速采样获得相应的数字数据并存储。用数字信号处理技术对采样得到的数字信号进行相关处理与运算，从而获得所需的各种信号参数（包括可能需要使用万用表测试的一些元器件电气参数）。根据得到的信号参数绘制信号波形，并可对被测信号进行实时的、瞬态的分析，以方便用户了解信号质量，快速准确地进行故障的诊断

16、。测量开始时，操作者可通过中文界面选定测量类型（波形测量、元件测量）、测量参数（频率/周期、有效值、电阻阻值、二极管通断等）及测量范围（可选自动设置，由仪器自动设置最佳范围）；微处理器自动将测量设置解释到采样电路，并启动数据采集；采集完成后，由微处理器对采样数据按测量设置进行处理，提取所需要的测量参数，并将结果送显示部件。如果需要，用户可选择自动测试方式：微处理器在分析首次采样得到的数据后会根据具体情况调整、修改测量设置，并重新采样。在经过几次这样的“采样-分析-调整-重采样”循环后，示波表即可完成即触即测功能，而无须人工调换量程，便于手持操作。2.2 数字万用表工作原理 模拟万用表通过电阻分

17、压网络实现电参数的测量。目前有许多数字万用表的专用芯片，这些芯片内部一般集成有A/D转换器、LCD液晶显示驱动器和测量模式选择开关等模块。其外围电路较简单，常常由测量输入电路、AC/DC变换电路、电压基准电路和蜂鸣器等组成。电压、电容、电阻测量分别有一个外部基准电压，这个电压经过一个齐纳二极管稳压后再经微调电阻调节到各自所需的电压值。芯片的电压/电阻/电容/频率端口可分别测量交流/直流电压、电阻、电容、频率。2.3 数字频率计工作原理 被测信号经过整形电路，产生同频率的矩形波规则的脉冲信号。计数器根据所提供的矩形波上升沿进行计数，计数时间由选通时间控制部分决定，根据频率所处的范围来决定档位。为

18、提高测量精度，通常分级进行，即对频率较低的信号采用测周的方法进行，而对频率较高的信号则采用测频的方法。频率计常用计数器及单片机实现，也可通过可编程逻辑器件实现。2.4 数字示波表工作原理 数字示波表由高性能微处理器、高速A/D及数据处理电路组成。被测信号经信号输入通道进行调理，以满足最佳A/D转换要求。高速A/D转换后的数据存储在RAM中，供微处理器进行处理。微处理器根据菜单的选择输入，执行相应的算法处理软件，得到相应的测量结果。32.5 数字示波表的系统结构对示波表的设计，采用模块化结构设计。先对各模块分别进行设计调试，在此基础上进行综合联调。又分硬件和软件两个部分，由于许多模块的功能受软件

19、的控制，故对可编程器件，硬件与软件的开发要协调进行，相互补充。开发基本思路是先分后合，先易后难、先粗后细，逐步合成。其原理方框图如图2-1所示。图 2-1 示波表原理方框图功能简述：输入通道模块：完成对不同幅度，不同频率的程控输入控制，达到A/D转换所需幅度要求，并为CPU提供频率检测信号、为A/D提供开始进行取样的触发信号，接收CPU发来的幅度控制信号和通道开、断信号。A/D模块：根据输入信号的不同频率采用合适的取样频率进行取样，并进行A/D转换输出。存储模块：将A/D送来的数字信号先进行双口RAM缓存。LCD显示模块：显示CPU写入的待显示数据。键盘控制模块：实现人机指令传递，把接收的指令

20、送CPU。时基、电源、中央控制模块：完成对全局的整体控制，提供各模块所需电源、时钟和控制信号，完成对指令的解释和相应的控制。2.6 数字示波表的性能指标（1）数字存储示波器：带宽：DC20MHz（-3dB） 扫描时间：20nsls/格垂直灵敏度：10mV/格50V/格 精度：2最大纵向移动：8格 最大横向移动：16格存储深度：2KB 输入阻抗：1M/20pF（无探头）最大输入电压：600V（有效值)（10:1）（有探头）（2）数字三用表：电阻：量程：200、2K、20K、200K、2M、20M交、直流电压：量程：500mV、5V、50V、500V、1000V交、直流电流：量程：500mA、5A

21、、50A、500A（3）数字频率计：连续自动设置频率范围：10Hz至20MHz,位数：4位5第3章 硬件描述 本系统为典型的嵌入式系统，硬件电路主要由14位的A/D转换器LTC1419、存储器IDT7024、用于数据实时采集的可编程逻辑器件EPM7064、香港精电公司的MGLS128128T液晶显示器、LCD内置T6963C控制器型液晶显示模块和其它辅助器件组成。硬件电路比较简单。下面分模块介绍硬件电路。 3.1 通道信号处理模块通道信号处理模块包括从测试头输入被测信号到A/D转换前的整个部分，是整个示波表工作的前提，也是整个设计的核心。在用示波表进行信号测试时，不论进入测试表笔的信号幅度和频

22、率如何，只要是在测试指标允许范围内，示波表都应在LCD屏上以最佳的显示范围，清楚地显示所测信号的波形。另一方面，A/D转换器对输入信号的幅度和频率也是有要求的，当信号幅度很小，接近其最小量化刻度时（LSB），转换误差会很大，甚至无法转换；当信号幅度很大时，超过A/D转换器允许的最大输入幅度时，会因为限幅而失真，乃至于烧毁器件。因此，在将信号送入A/D转换器前，必须对信号进行处理。不仅如此，在对信号进行抽样时，在将信号离散化过程中，会产生大量谐波分量。无用的谐波和输入信号中的带外分量都会对示波表的质量造成不利影响，必须滤除。上述内容均属于信号调理。信号调理的实现包括三个基本过程：整形、放大和滤波

23、。 3.1.1 衰减器的实现 a) b)图3-1 T型衰减器及应用电路由典型的四端网络构成的衰减器为T型，为尽量简化电路，少用器件和便于调整，选取T型衰减器。如图3-1 a）所示。根据示波表输入指标要求，其输入阻抗应大于1M，即要求T型衰减器输入端串臂和并臂的阻抗大于1M。由于衰减器输出端接运算放大器，其共模输入阻抗近于无穷大，接在并臂上，对输入阻抗影响不大。图中T型衰减器的衰减量为Z2/(Z1+Z2)。实际工作中使用的衰减器如图3-1 b)所示。由于当衰减量较大和频率较高时，电阻本身的和电路布线产生的分布电容在高频段对电路会产生严重影响，使信号波形严重失真，故需并接三个电容，以消除其影响。C

24、1用于稳定输入电容，C2和C3形成分压，当其值与电阻R1和R2形成的分压相等时，输出信号无歧变。R3用于防自激，一般为100，不用时将其短路。图3-1的信号波形如图3-2所示。图3-2 输入和输出信号波形图64倍衰减器设计 由a=1/64=R2/(R1+R2)，C2R1=C3R2，Zi=R1+R2=1M，可解出C2，C3，R1，R2。R3一般取100。若取R1=1M，R2/(R1+R2)=1/64，R2=1000/63=15.873K。标准值：R2=15.8K。当输入电压164V时，最大功耗为164×164/1000000=0.27W，取电阻标称功率1/4W。 C1按输入电容要求小于

25、20pf和标准值规定，取3/8pf可变电容，根据情况进行调节。C2按输入电容要求小于20pf和标准值规定，取8/20pf可变电容，根据情况进行调节。C2的中值为(8+20)/2=14pf，C3=C2R1/R2= (14×1000) /15.8=886pf，取标准值：C3=820pf，此时，C2= C3R2/R1=(820×15.8)/1000=12.9pf。由于信号最大164V，故以此为电容耐压指标，取标称值160V。此时，衰减值为：a=15.8/(1000+15.8) =1/64。 当， 即： R1C2= R2C3 输出无失真 当， 即： R1C2> R2C3 输出

26、有过电平失真 当， 即： R1C2< R2C3 输出有欠电平失真16倍衰减器设计 由a =1/16= R2/(R1+R2)，C2R1=C3R2，Zi=R1+R2=1M，可解出C2，C3，R1，R2。R3一般取100。若取R1=1M，R2/(R1+R2)=1/16，R2=1000/15=66.7K。取标准值：R2=66.5K。当输入电压164V时，最大功耗为164×164/1000000=0.27W，取电阻标称功率1/4W。C1按输入电容要求小于20pf和标准值规定，取3/8pf可变电容，根据情况进行调节。C2按输入电容要求小于20pf和标准值规定，取8/20pf可变电容，根据情

27、况进行调节。C2的中值为(8+20)/2=14pf，C3=C2R1/R2= (14×1000) /66.5=210pf，取标准值：C3=200pf，此时，C2= C3R2/R1=(210×66.5)/1000=13.3pf。由于信号最大164V，故以此为电容耐压指标，取标称值160V。此时，衰减值为：a=66.5/(1000+66.5) =1/16。 3.1.2 放大器的实现 运算放大器是当今应用最广泛的模拟器件，在为某一特定应用选择适当器件时，必须对所设计的目标和公布的运放器件特性指标的意义有深刻的理解。如信号电平、闭环增益、要求精度、所需带宽、电路阻抗、环境条件等。运放

28、可分为七大选择类型，即：低电压噪声运放、高速运放、精密运放、低功耗/微功耗运放、低电流噪声和低偏置电流运放、双运放、四运放。在本设计中，主要考虑运放的增益、带宽、转换率、建立时间、低失真等。采用Analog Devices公司的集成运算放大器，AD8001，AD8011。第一级放大器的实现图 3-3 第一级放大器电路图为了缩小体积，简化电路，提高性能，放大器采用Analog Devices公司的高速集成运算放大器AD8001和AD8011。AD8001作放大器用，AD8011作跟随器用。因衰减器的输出要求接很高阻抗，故在第一级放大器前接一跟随器作为缓冲和隔离，它具有很高的输入阻抗和很低的输出阻

29、抗，如图3-3。图中D1、D2为嵌位二极管，使跟随器的两个差分输入端的输入电压不超过0.7V，当输入电压超过该值时，二极管导通，起嵌位作用。R起限流作用，防止过大电流烧坏二极管。C1C12为电源滤波电容，C1=C4=C7=C10=1000p，C2=C5=C8=C11=0.0l，C3=C6=C9=C12=10，用于防止级间耦合对放大器造成的杂波干扰。第一级放大器为闭环负反馈放大器，它是一个互阻放大器，使用电流反馈。其反向输入端在特性上具有低输入阻抗(理想为0），这种低输入阻抗使由输入电流产生的增益误差电压最小。互阻抗型放大器具有高转换率和高闭环带宽以及不对称的输入阻抗，它的同相端为电压驱动。另一

30、方面，若采用同相电路，则通常是高输入阻抗电路的较好选择，同时，对于相同的源和输入阻抗要求，对一给定放大器的同相电路将比反相电路产生更低的失调误差。同相电路和反向电路各有优缺点，但在本设计中更关心放大器具有高转换率和高闭环带宽，故选用反向放大器。图3-3中，电源为±5V直流电源。R2=49.9为跟随器的负载电阻，R4为偏置补偿电阻，它可减小传统放大器因偏置电流而引起的失调电压误差，使误差与失调电流成比例(减小10倍或更多)。R3、R5、R6、R7、R8决定放大器的放大倍数。R3=51。因为K=RF/ R3，RF=·R3，故有：=1时，RF1=1·R3=51， =2时

31、，RF2=2·R3=102，=4时，RF4=4·R3=204，=8时，RF8=8·R3=408， 为避免档位切换的瞬间放大器处于开环状态，将R8固定接在电路中，其它反馈支路的电阻值是与R8并联起作用，R8取标称值为402，故对应的R5、R6、R7为：R5R8=RF1=51，R5=58.3，R6R8=RF2=102，R6=136.6，R7R8=RF4=204，R7=414.2。取标称值：R5=59、R6=137、R7=402。新取值后的RF1、RF2、RF4、RF8为：RF1=59402=51.44，RF2=137402=102.2，RF4=402402=201，R

32、F8=402。R4=R3Rf，R41=RF1/R3=51.451=25，R42=RF2R3=102.251=34，R44=RF4R3=20151=40.8, R48=RF8R3=40251=45.3, R4取4个档次的平均值，R4=（R41+R42+R44+R48）/4=36。第二级放大器的实现 第二级放大器的要求是使信号在其输出端能提供0.5V的推动信号，使A/D正常工作。考虑电路中的其它因素可能造成的附加衰减，该节增益应大于3.125。另外，为避免或减轻与A/D转换器间的干扰，在输出端接入一输出跟随器作为隔离。在输出跟随器的输出端还接有一个开关S9，用于避免参数调节时的不确定瞬间，A/D转

33、换器的错误动作，它在参数调节时是断开的，只在参数调节完稳定后才接通。放大器的另一路输出去到比较器，用于获取误差信号和频率测试。第二节放大器的电路如图3-4所示。图3-4 第二级放大器电路图图中D、D为限压二极管，使跟随器的两个差分输入端的输入电压不超过0.7V，当输入电压超过该值时，二极管导通，起嵌位作用，R可起限流作用，防止过大电流烧坏二极管。C1C12为电源滤波电容，C1=C4=C7=C10=1000p，C2=C5=C8=C11=0.0l，C3=C6=C9=C12=10，用于防止级间耦合对放大器造成的杂波干扰。第二节放大器为闭环负反馈放大器，它也是一个互阻放大器，使用电流反馈。R1=49.

34、9为前级负载电阻。R为偏置补偿电阻，它可减小传统放大器因偏置电流而引起的失调电压误差，使误差与失调电流成比例减小。电源为±5V直流电源。R2、R4、W控制放大器的增益，W用于对增益进行微调。增益范围定为410, R=51，RF=·R2= (410)×51=(410)×51=204510。取W的标称值470，R4取标称值100。由于放大倍数将在4倍左右，故假定RF=204，以此确定R3。R3=RFR2=20451=40，取标称值39。考虑加在放大器输入端的最大电压为0.16V，最大放大倍数为=(470+100)/51=11.2，这时最大输出电压为0.16&

35、#215;11.2=1.8V，但由于嵌位器D1、D2的嵌位作用，S端输出电压仍不会高于0.7V，不会对下级构成危害。3.1.3 Butterworth滤波器的实现示波表的频带指标要求为020MHz，在这频带之外的信号在被调制时所产生的谐波可能落入通带范围，并对所测信号产生干扰，此外，输入端带外高频成分也会对有用信号构成影响，故在信号传输通道上应加入一低通滤波器。实现低通滤波器的方法很多，从型式上分有：数字滤波器(包括IIR滤波器和FIR滤波器)和模拟滤波器(包括Butterworth滤波器，Chebyshev型、Chebyshev型滤波器、椭圆滤波器、贝塞尔滤波器等)。数字滤波器的输入、输出都

36、是离散时间信号，当用硬件实现时，所用元件是延迟器、乘法器和加法器。当在通用机上用软件实现时，它即是一段卷积的程序。模拟滤波器只能用硬件来实现，其元件是R，L，C及运算放大器或开关电容等。由于本示波表主要的被测信号是模拟信号，故用模拟滤波器实现低通滤波器。设给定模拟低通滤波器的技术指标p，p，s，s其中p为通带允许的最大衰减，s为阻带应达到的最小衰减，p、s的单位为dB，p为通带上限角频率，为阻带下限角频率，则希望设计的一个低通滤波器的对数幅频响应a()=-10lg在p、s处应分别达到p、s的要求。不同类型的表达式，代表了不同类型的滤波器。本示波表采用巴特沃思(Butterworth)低通滤波器

37、，=1/(1+C)，其中C为待定常数，N为待定的滤波器的阶次。这种滤波器的特征是当0时，有对单调下降的函数。在通带，幅度响应有最大的平坦度。一般，为达到p、s的技术指标，阶次N要取得较大。要使幅频特性接近理想滤波器，N越大越好。然而这将增大示波表的体积和成本，结合2倍截止频率处应有一定衰减，取滤波器的阶数为4。具体电路的参数运算是直接利用Burr-Brown公司提供的滤波器设计专用软件完成。该软件以一个1阶和一个二阶的单运放级联以实现更高的滤波器。其基本单元电路如图3-5所示。图3-5 基本单元电路图(a)是实极点的1阶滤波器，(b)是复极点的2阶滤波器。应用中，如要设计一奇数阶的低通滤波器，

38、如2N+1阶，可用一个(a)单元和N个(b)单元相级联而成；若要设计一个偶数阶的滤波器，如2N阶，则可用N个(b)单元相级联而成。阻带衰减速度为20ndB/十倍频或6ndB/倍频程。设计步骤：设在通带截止频率20MHz的倍频程处，即40MHz时的带外信号应衰减为带内信号的十分之一以上，即20lgU/U=20lgU/10U=20dB。按6ndB/倍频程计算衰减，n=4时，衰减为24 dB大于20 dB，满足衰减要求。本设计模块使用两个2阶低通巴特沃思滤波器级联以实现4阶低通滤波器，其电路如图3-6所示。图3-6 Butterworth低通滤波器3.2 A/D转换模块为便于处理，先将用户所测信号变

39、为数字信号，再由CPU按LCD显示格式要求进行显示格式的转换和输出驱动。3.2.1 衡量A/D转换器的主要指标衡量A/D转换器的主要指标包括：转换精度，指量化误差与附加误差之和，反映实际输出接近理想输出的精确程度，常用数字量的最低有效位（LSB）表示。转换率，指完成一次A/D转换所需要的时间的倒数。分辨率，指能分辨最小量化信号的能力，常用位数来表示，如4位、8位、10位、12位。3.2.2 实现A/D转换的常用方法实现A/D转换的常用方法有：1计数式A/D转换：由比较器、计数器和D/A转换器构成。2双积分式A/D转换：主要由积分器、比较器、计数器和标准电压源构成。3逐次逼近式A/D转换：由电压

40、比较器、D/A转换器、控制逻辑电路、逐次逼近寄存器和输出缓冲寄存器组成。4用软件和D/A转换器来实现A/D转换：由比较器、D/A转换器、输入接口锁存器和译码器构成。5.其它：除上述外，还有并行A/D转换和串/并A/D转换。本设计采用14位的A/D转换器LTC1419，其最高转换速率为800kHz，能满足实时采样的要求。3.2.3 A/D输出的CPU控制基于要实现实时采集，故采用可编程逻辑器件EPM7064，以此组成实时采集控制电路。图3-7 基于双口RAM的数据采集与传输系统如图3-7所示，工作时，单片机首先通过P脚向EPM7064组成的实时采集控制电路发送"采集开始"信号

41、，启动一次实时采集与存储的过程。这时，A/D转换器便在EPM7064提供的采样脉冲信号的驱动下进行A/D转换，每个采样脉冲信号的下降沿启动转换，转换后的数据通过的上升沿锁存在A/D转换器的数据输出端。为了将转换后的数据可靠、实时地写入到双口RAM中，根据IDT7024的时序要求，EPM7064送至引脚的写信号最少应滞后信号上升沿4ns，为此将信号经两次反相(约延时14ns)再送至IDT7024的引脚，作为写信号。双口RAM写入端地址由EPM7064内的地址计数器给出，地址计数器的初值为零，采集开始后，对应每个采样脉冲的上升沿，地址计数器加1，从而保证产生的写地址与A/D转换的过程同步。上述过程

42、将重复1024次，此时双口RAM已经存储了一帧数据，EPM7064停止地址的增加，至此完成了一次采集与存储的过程。当写入双口RAM的数据达到一定数目时(例如l0个)，EPM7064向单片机P脚发出“取数据信号”，启动单片机从双口RAM的首地址开始读取数据，当单片机将双口RAM中数据全部取走后，就对该帧数据进行有关处理，然后再进行新一轮数据采集。 3.3 LCD显示控制模块 3.3.1 LCD器件简介液晶显示器件是用两片玻璃组成的夹层盒，是平面板结构，应用方便。液晶显示器本身不发光，依靠对外界光线的不同反射呈现不同对比度，达到显示的目的。液晶显示器信息量大，像素可以做得很小，对于未来的高清晰度电

43、视是很理想的选择。此外，液晶还易于彩色化；显示时不发射电磁场，不会对环境造成干扰；液晶本身不会老化，只要在正常温度工作，寿命几乎是无限的。同目前还占主导地位的CRT相比，CRT有较强的电磁场干扰，耗电大、体积大等缺点。本设计采用香港精电公司的MGLS128128T作为LCD。其性能指标如下：点阵：128×128； 点尺寸：0.50×0.50(mm)；该LCD为内置T6963C控制器型图形液晶显示模块。它的驱动控制系统是由液晶显示控制器T6963C及其周边电路、行驱动器组、列驱动器组以及液晶驱动偏压电路组成。从模块的外接口考察模块的电路特性，实际上就是T6963C的电路特性。

44、T6963C控制器结构分为三部分：控制部、驱动部、接口部。接口部实现了计算机与T6963C的内部寄存器及其所管理的显示存储器的存取操作，实现了计算机操作时序与T6963C内部工作时序的转换。接口部设计了一个数据栈，要求计算机在写带有参数的指令时，先向数据通道写入参数，接口部将其暂存在数据栈中，然后再向指令通道写入指令代码。T6963C将根据指令代码的含义将数据栈内最近写入的数据作为其参数一同进行处理。读显示数据也是如此，先写入读操作的指令代码，T6963C将所需的显示数据放入数据栈中，然后计算机的读数据操作将数据栈中的数据读出。3.3.2 LCD显示模块的接口技术 T6963C接口部引脚功能为

45、：D7-D0 三态 数据总线 输入 低电平有效。计算机对T6963C的读操作信号。 输入 低电平有效。计算机对T6963C的写操作信号。 输入 低电平有效。T6963C片选信号。C/D 输入 通道选择信号，C/D=1为指令通道，C/D=0为数据通道。T6963C接口部的工作时序图如图3-8所示。 图3-8 T6963C接口部的工作时序图直接访问方式是把内置T6963C控制器的液晶显示模块作为存储器或I/O设备直接挂在计算机的总线上。模块的数据线接计算机的数据总线上，片选及寄存器选择信号线由计算机的地址总线提供，读和写操作由计算机的读写操作信号控制。计算机直接访问方式下与内置T6963C控制器的

46、液晶显示模块的使用接口电路如图3-9所示。图3-9 直接访问方式下接口电路图3.4存储器模块采用基于双口RAM的高速数据缓存方式，选用IDT7024。该芯片为4K×16位静态双口RAM，其最快存取时间有20/25/35/55/75ns多个等级，可与大多数高速处理器配合使用，无需插入等待状态。3.5键盘模块 本项目单片机接口剩余端口较多，故采用7个独立式按键供系统使用，可以减少单片机键盘扫描的工作量，简化程序的编写，提高执行效率。使键盘硬件电路设计大大简化，使系统更加优化简洁。如图3-10所示。 各按键功能介绍：Kl为数字示波表时基增的控制。K2为数字示波表时基减的控制。K3为数字示波

47、表触发电平增的调节。K4为数字示波表触发电平减的调节。K5为数字示波表幅度衰减的循环选择。K6为数字示波表的波形锁存键。K7为数字示波表直流触发交流耦合功能选择键。图3-10 键盘电路3.6 频率测定设计实现频率测定的方法很多，但基本思想是一致的。即：先将输入信号波形整形为便于计数的方波脉冲信号，然后确定预置闸门时间，并检测在该时间段内计数器记下了多少个输入脉冲数，最后将此数据换算为每秒脉冲数，这就是所测信号的频率。3.6.1 测频信号提取电路设计从输入信号中提取测频信号应考虑如下几点：其一，只提取交流信号，应隔离掉信号中的直流成份；其二，信号每改变一次极性，输出应改变一次极性，为了与TTL电

48、平接口，输出应为单极性脉冲。故选用检零电路，如图3-11所示。C1取10f，R1取51。，运放为AD8001，D1起整流用，D2为C2提供放电通道。Dw1，Dw2起限幅作用。R起限流用。取Tw=25ns。并取C2=100p，则R3=362。图3-11 测频信号提取电路3.6.2 频率测定的CPU控制过程1.测频时间的确定本设计指标要求显示4位数字，故测频精度不应低于10-4。设计CPU工作的晶振频率为12MHz，则一个机器周期，即频标为1s，定时时间不应小于l0ms。另一方面，由相对误差计算式max=Tc/(T0+0.5Ts)知，只是在T0>>Ts时，与被测信号周期近似无关。但Ts

49、的变化范围在100ms50ns之间，因此如果取T0为10ms，则受Ts影响很大。当T0为1s时，可忽略Ts对的影响，但这时测试需要等待的时间可以被感觉出来，折衷考虑，取T0=100ms，这时的最大相对误差为：max=10-6/10-1+0.5×10-1=6.7×10-6。这时若输入信号为20 MHz，最大频偏F=20×106×6.7×10-6=134Hz，表示20 MHz频率的7位十进制数的前4位不受影响；同理，当输入信号为10Hz时，F=10×6.7×10-6=6.7×10-5Hz，在10后面的4位小数不受误差影

50、响。故可认为本设计采用的变阐门法的精度为绝对精确的。另一方面，T0=100ms也是定时时间所能选取的最小时间。当输入频率达到最低的l0Hz时，T0=100ms刚好只能计一个脉冲。然而，由于T触发器的2分频作用，就只能计半个脉冲，要测一个完整周期，相当于这时T0等于200 ms了，但正如前边所说，本变阐门法允许T0<Ts。由于确定精确定时信号的上升沿需要一个被测信号的下沿和一个上沿，而确定精确定时信号的下沿又需要一个被测信号的下沿，另需一个上沿结束标频计数，所以，完成对一个10Hz信号的测频，至少需要400ms，最多需要600ms。 2.高频信号识别前面己经讲过，CPU所能计数的最高频率为

51、其晶振频率的1/24，设晶振频率为12MHz，则允许输入的最高频率为500KHz。由于信号在输入时至少要经过T触发器的2分频，所以实际输入信号频率可达到1MHz，高于此频率的信号必须经过进一步的分频。按指标要求，输入信号最高为20MHz，需经32分频，使其变为625KHz，再经过T触发器的2分频变为312.5KHz，满足CPU的计数频率要求。加入32分频器后，其允许的最大输入信号频率指标提高到32 MHz，为示波表提供了一定的指标富余量。如果让所有频率的信号不加区别的都经过32分频，固然可使电路设计简单，但会使低频信号频率变得更低，使测试时间大大延长。如输入l0Hz的信号，经过32分频器进入C

52、PU时变为0.3125Hz，测试时间将延长32倍，最长等待时间变为19.2s，这将让人难以忍受，故需将输入信号依频率的高低区别对待。为此，将不需32分频CPU就能直接处理的频率定义为低频，即1MHz以下为低频，高于此频率的信号为高频信号。由于整个测试是由CPU自动完成，CPU事先并不知道信号频率的高低，因此CPU需要有一个试探的学习过程。它先假定信号为高频，并经过32分频，然后在给定的定时时间内，检查能否计到足够的脉冲数，如能，则被测信号为高频，并以此值作为所测信号的频率，否则认为输入信号为低频，取消32分频，重新进行测频，并以此作为所测信号的频率。识别高、低频最简单的定时时间是取T0 =10

53、0ms，这样，如果输入信号是高频信号，可一步到位，直接以所测频率作为要求的频率值。但问题是，CPU在低频时，超过100ms并不会立即停止工作，而是要继续等输入信号的结束下沿和上沿的到来，故应为CPU在定时100ms时设置定时中断，强行结束计数和计频标，查看这时的计数是否达到归定的高频计数最低数，如不到，则认为是低频，不经过32分频器，再按低频直通的方法进行测频。所以实际上CPU对高频只需测一次，对低频要测两次，总时间最长为700ms。确定CPU对高频信号在100ms内应计的脉冲数如下：若以1MHz为分界线，经64分频进入CPU的频率为15.625KHz，即CPU在100ms内应计录1562.5

54、个脉冲。然而，这个数不易比较判断，需要简化。由于CPU存放数据是按一个8bit字节安排的，8bit能表达的最大十进制数为256，1562D=061AH要用11位二进制数或两个字节才能表示，进行数值判断时要比较两个字节，最简单的比较是只比较一个字节。若以255个脉冲为判断依据，即看存放脉冲的单元是否大于FF，大于FF认为是高频率，小于FF认为是低频率，则此时对应的输入频率为：255×10×64=163.2KHz，因此以163.2KHz为高、低频为化分判断依据就可使对CPU的编程简化。这时CPU在发P0(3)结束测频指令后最多再等两个163.2KHz信号周期，即2×6

55、.127=12.25后结束。3.定时器/计数器扩展 51系列CPU有两个16位可编程定时器/计数器，有4种工作方式，当在16位计数器工作方式时，计数值的范围为165536。若CPU的机器周期为ls，则16位计数器的最大定时范围为65.536ms，达不到100ms的定时要求，故需用寄存器进行计数以扩展定时范围。另一方面，在100ms内对经64分频的20MHz信号，即 312.5KHz，要计31250个脉冲，小于65536的计数范围，故不用进行计数器扩展。在100ms内最大计数为65536个脉冲，与此同时，对应的被测信号频率应为65536×10×64=41943040Hz=41

56、.94304MHz。故用定时器/计数器1利用INT1信号作为控制信号对输入T1计数时，应工作在方式1，方式1是16位计数器结构方式，计数器由TH全部8位和TL全部8位组成。CPU定时若用工作方式0和工作方式1时，在计数溢出后，计数器全为0，因此循环定时或循环计数应用时就存在反复设置计数初值问题，这不但影响定时精度，也给程序设计带来不便，故采用方式2自动加载计数初值。这种工作方式将16位计数器分为两部分，即以TL0作计数器，以TH0作预置计数器，初始化时把计数初值分别装入TL0和TH0中。当计数溢出时，通过片内硬件控制作用将TH0中的计数初值自动重新装入TL0中，然后TL0又重新计数。因此选用定时器/计数器0工作在方式2，利用INT0信号作为控制信号对频标计数，确定定时时间是否到达100ms。在选用定时器/计数器0工作在方式2时，只用TL0作计数器，计数范围只有256个脉冲，或只有256s的定时，若用一个寄存器进行定时扩展，最大定时值为256×