计算机存储系统

1、以运算器为中心的硬件结构以运算器为中心的硬件结构 主存储器主存储器控制器控制器运算器运算器输入设备输入设备输出设备输出设备程序和数据程序和数据程序和数据程序和数据主机主机CPU数据流数据流指令流指令流运算器运算器存储器存储器设备输入设备输入输出设备输出设备以存储器为中心的结构以存储器为中心的结构数据、指令数据、指令控制信号控制信号CPUCPU控制器控制器v磁芯存储器磁芯存储器l磁芯是使用硬磁材料做成的环状元件，在磁心中穿有驱动线磁芯是使用硬磁材料做成的环状元件，在磁心中穿有驱动线（通电流）和读出线，这样便可以进行读写操作。（通电流）和读出线，这样便可以进行读写操作。l体积庞大、工艺复杂且功耗大

2、，已弃用。体积庞大、工艺复杂且功耗大，已弃用。v半导体存储器半导体存储器l存储元件由半导体器件组成，存储器用超大规模集成电路工存储元件由半导体器件组成，存储器用超大规模集成电路工业制成芯片业制成芯片l优点：体积小，功耗低，存取时间短优点：体积小，功耗低，存取时间短l缺点：存储容量相对较小，单位存储成本较高。缺点：存储容量相对较小，单位存储成本较高。l双极型（双极型（TTLTTL）半导体存储器）半导体存储器和和MOSMOS半导体存储器半导体存储器。后者集成。后者集成度高且制造简单、成本低廉、功耗小，目前广泛应用。度高且制造简单、成本低廉、功耗小，目前广泛应用。v磁表面存储器磁表面存储器l在金属或

3、塑料基体的表面涂上一层磁性材料作为记录介质。在金属或塑料基体的表面涂上一层磁性材料作为记录介质。l按载磁体形状的不同，分为磁盘、磁带和磁鼓。按载磁体形状的不同，分为磁盘、磁带和磁鼓。v光盘存储器光盘存储器l光盘存储器是应用激光在记录介质（如磁光材料等）上进行光盘存储器是应用激光在记录介质（如磁光材料等）上进行读写的存储器，具有非易失性的特点。读写的存储器，具有非易失性的特点。l光盘记录密度高、耐用性好、可靠性高和可互换性强等优良光盘记录密度高、耐用性好、可靠性高和可互换性强等优良特点。特点。(1) (1) 存取时间与物理地址无关（随机访问）存取时间与物理地址无关（随机访问） 顺序存取存储器顺序

4、存取存储器 磁带磁带(2) (2) 存取时间与物理地址有关（串行访问）存取时间与物理地址有关（串行访问） 随机存储器随机存储器 只读存储器只读存储器 直接存取存储器直接存取存储器 磁盘磁盘在程序的执行过程中在程序的执行过程中 可可 读读 可可 写写在程序的执行过程中在程序的执行过程中 只只 读读 为解决主存速度与为解决主存速度与CPU CPU 不匹配的问题，不匹配的问题，借助于硬件在二者之借助于硬件在二者之间增加了间增加了CACHE。 为解决主存容量不为解决主存容量不足的问题，足的问题，借助于软硬借助于软硬件件在高速硬盘上开辟在高速硬盘上开辟了了虚拟存储空间。虚拟存储空间。存储层次存储层次CP

5、UCPU对第二级的对第二级的访问方式访问方式比较项目比较项目目的目的存储管理实现存储管理实现 访问速度的比值访问速度的比值( (第一级和第二级第一级和第二级) )典型的块典型的块( (页页) )大小大小失效时失效时CPUCPU是否切换是否切换“Cache “Cache 主存主存”层次层次“主存辅存主存辅存”层次层次为了弥补主存速度的不足为了弥补主存速度的不足 为了弥补主存容量的不足为了弥补主存容量的不足主要由专用硬件实现主要由专用硬件实现由硬件和软件实现由硬件和软件实现几比一几比一几百比一几百比一几十个字节几十个字节几百到几千个字节几百到几千个字节可直接访问可直接访问均通过第一级均通过第一级不

6、切换不切换切换到其他进程切换到其他进程CPUCACHEDISCMEMORY1 ns2 ns20 ns10msL3L3CACHECACHEL1L1指令指令CacheCacheL1L1数据数据CacheCacheL2L2CacheCacheCPU核心核心电路电路CPUCPU封装封装主存主存读/写控制信号读/写的数据主存地址MDRMARCPU地址寄存器地址译码器读写控制电路记忆单元0110100110101010存储内容00001000000001000011001001111011111存储单元地址MM控制线数据线(64位)地址线(36位) 存储器芯片封装了驱动器、译码器、读写电路等。而存储器芯片

7、封装了驱动器、译码器、读写电路等。而MARMAR和和MDRMDR则制作在则制作在CPUCPU芯片中。芯片中。主存和主存和CPUCPU的连接的连接 主存通常由存储体、地址译码驱动电路、主存通常由存储体、地址译码驱动电路、I/O和和读写电路组成。读写电路组成。存储体存储体驱动器驱动器译码器译码器MAR控制电路控制电路读读写写电电路路MDR地址总线地址总线数据总线数据总线读读写写 位位是二进制数的最基本单位，也是存储器存储信息是二进制数的最基本单位，也是存储器存储信息的最小单位。的最小单位。 当一个二进制数作为一个整体存入或取出时，这个当一个二进制数作为一个整体存入或取出时，这个数称为数称为存储字存

8、储字。 存放存储字或存储字节的主存空间称为存储单元或存放存储字或存储字节的主存空间称为存储单元或主存单元，大量存储单元的集合构成一个主存单元，大量存储单元的集合构成一个存储体存储体。 为了区别存储体中的各个存储单元，必须将它们逐为了区别存储体中的各个存储单元，必须将它们逐一编号。存储单元的编号称为一编号。存储单元的编号称为地址地址，地址和存储单元，地址和存储单元之间有一对一的对应关系。之间有一对一的对应关系。 所以所以, ,存储单元是存储单元是CPUCPU访问存储器的最小单位访问存储器的最小单位。每个每个存储单元可以是一个字存储单元可以是一个字, ,也可以是一个字节也可以是一个字节。 高位字节

9、高位字节地址为字地址地址为字地址 低位字节低位字节地址为字地址地址为字地址字地址字地址字节地址字节地址111110109 98 87 76 65 54 43 32 21 10 08 84 40 0字节地址字节地址字地址字地址4 45 52 23 30 01 14 42 20 0小端方案小端方案大端方案大端方案多字节的数据可以有二种不同的存储方式多字节的数据可以有二种不同的存储方式: :IBM 370IBM 370机是字长为机是字长为3232位的计算位的计算机，主存按字节编址。机，主存按字节编址。PDP-11PDP-11机是字长为机是字长为1616位的计位的计算机，主存也按字节编址。算机，主存也

10、按字节编址。设地址线设地址线 24 根根按按 字节字节 寻址寻址按按 字字 寻址寻址若字长为若字长为 16 位位按按 字字 寻址寻址若字长为若字长为 32 位位224 = 16 M8 M4 M 在采用字节编址的情况下，数据在主存储器中的在采用字节编址的情况下，数据在主存储器中的3种不同存放方法。设存储字长为种不同存放方法。设存储字长为64位（位（8个字节），个字节），即一个存取周期最多能够从主存读或写即一个存取周期最多能够从主存读或写64位数据。读位数据。读写的数据有写的数据有4种不同长度，它们分别是字节（种不同长度，它们分别是字节（8位）、位）、半字（半字（16位）、单字（位）、单字（32位

11、）和双字（位）和双字（64位）。请注位）。请注意：此例中数据字长（意：此例中数据字长（32位）不等于存储字长（位）不等于存储字长（64位）。位）。 字节字节半字半字单字单字双字双字存储字存储字64位（位（8个字节）个字节） 现有一批数据，它们依次为：字节、半字、现有一批数据，它们依次为：字节、半字、双字、单字、半字、单字、字节、单字。双字、单字、半字、单字、字节、单字。4种不种不同长度的数据一个紧接着一个存放。同长度的数据一个紧接着一个存放。优点是不浪费宝贵的主存资源，但存在的问题是：当访问的一优点是不浪费宝贵的主存资源，但存在的问题是：当访问的一个双字、单字或半字跨越两个存储单元时，存储器的

12、工作速度个双字、单字或半字跨越两个存储单元时，存储器的工作速度降低了一半，而且读写控制比较复杂。降低了一半，而且读写控制比较复杂。存储字存储字64位（位（8个字节）个字节）优点是：无论访问一个字节、半字、单字或双字都可以在一个优点是：无论访问一个字节、半字、单字或双字都可以在一个 存储周期内完成，读写数据的控制比较简单。存储周期内完成，读写数据的控制比较简单。缺点是：浪费了宝贵的存储器资源。缺点是：浪费了宝贵的存储器资源。存储字存储字64位（位（8个字节）个字节）018162432917253321018311194122051321614227152326342728363529373031

13、3938 此方法规定，双字地址的最末此方法规定，双字地址的最末3个二进制位必须为个二进制位必须为000，单字地址的最末两位必须为，单字地址的最末两位必须为00，半字地址的最末，半字地址的最末一位必须为一位必须为0。它能够保证无论访问双字、单字、半字。它能够保证无论访问双字、单字、半字或字节，都在一个存取周期内完成，尽管存储器资源或字节，都在一个存取周期内完成，尽管存储器资源仍然有浪费。仍然有浪费。 某机字某机字3232位位, ,主存储器按字节编址主存储器按字节编址, ,现在现在4 4种不同长度的种不同长度的数据数据( (字节、半字、单字、双字），请采用一种既节省存储空字节、半字、单字、双字），

14、请采用一种既节省存储空间，又能保证任何长度的数据都在单个存取周期内完成读写的间，又能保证任何长度的数据都在单个存取周期内完成读写的方法，将一批数据顺序地存入主存，画出主存中数据的存放示方法，将一批数据顺序地存入主存，画出主存中数据的存放示意图。意图。 这批数据一共有这批数据一共有1111个，它们依次为字节、半字、双字、单个，它们依次为字节、半字、双字、单字、字节、半字、半字字、字节、半字、半字、字节、单字、字节、单字、字节字节、 双字双字。解解: :边界对齐是的存放方法。边界对齐是的存放方法。存储字存储字64位（位（8个字节）个字节）018162432917253321018311194122

15、0513216142271523263427283635293730313938用作用作BIOS存储器存储器? 图形卡、硬盘控制器图形卡、硬盘控制器?用作用作Cache存储器存储器?用作用作主存储器主存储器? 主存储器是整个存储系统的核心，由主存储器是整个存储系统的核心，由RAM和和ROM构成构成, 并且是二者缺一不可。并且是二者缺一不可。 RAM用来存放供用户随机读写的用户程序和数用来存放供用户随机读写的用户程序和数据，也可以作为系统程序的工作区，据，也可以作为系统程序的工作区，ROM用来存放用来存放系统程序。系统程序。 本节从最基本的存储电路开始，分别介绍本节从最基本的存储电路开始，分别介

16、绍RAM和和ROM的不同类型存储电路、工作原理、和各自所的不同类型存储电路、工作原理、和各自所具有的特点具有的特点,以及相应存储芯片的外特性。以及相应存储芯片的外特性。T1 T4T5T6T7T8A A写放大器写放大器写放大器写放大器DIN写选择写选择读选择读选择DOUT读放读放位线位线A位线位线A 列地址选择列地址选择行地址选择行地址选择A T1 T4T5T6T7T8A写放大器写放大器写放大器写放大器DIN写选择写选择读选择读选择读放读放位线位线A位线位线A 列地址选择列地址选择行地址选择行地址选择DOUT 静态静态 RAM 基本电路的基本电路的 读读 操作操作 行选行选 T5、T6 开开T7

17、、T8 开开列选列选读放读放DOUTVAT6T8DOUTT1 T4T5T6T7T8A ADIN位线位线A位线位线A 列地址选择列地址选择行地址选择行地址选择写放写放写放写放读放读放DOUT写选择写选择读选择读选择 静态静态 RAM 基本电路的基本电路的 写写 操作操作 行选行选T5、T6 开开 两个写放两个写放 DIN列选列选T7、T8 开开（左）（左） 反相反相T5A （右）（右） T8T6ADINDINT7 SRAM的存取速度快，但集成度低，功耗的存取速度快，但集成度低，功耗也较大，所以一般用来组成高速缓冲存储器和也较大，所以一般用来组成高速缓冲存储器和小容量主存系统。小容量主存系统。 S

18、RAM是用双稳态触发器结构记忆信息的。是用双稳态触发器结构记忆信息的。结论结论: :数据线数据线CT字线字线0 1无电流无电流有电流有电流读出时数据线有电流为读出时数据线有电流为 “1 1”读出时数据线无电流为读出时数据线无电流为 “0 0”刷新的概念：刷新的概念： 刷新过程刷新过程的实质是将原有信息读出，再由刷新放大器形成原信的实质是将原有信息读出，再由刷新放大器形成原信息并重新写入的过程。刷新一次的时间等于一次读写操作的时间。息并重新写入的过程。刷新一次的时间等于一次读写操作的时间。注意注意：刷新和重写（再生）是两个完全不同的概念，切不可加以混淆。刷新和重写（再生）是两个完全不同的概念，切

19、不可加以混淆。 重写重写是是随机随机的，某个存储单元只有在破坏性读出之后才需要的，某个存储单元只有在破坏性读出之后才需要重写；重写； 而刷新是定时的，即使许多记忆单元长期未被访问，若不而刷新是定时的，即使许多记忆单元长期未被访问，若不及时补充电荷的话，信息也会丢失。及时补充电荷的话，信息也会丢失。 重写重写一般是按存储单元进行的，而一般是按存储单元进行的，而刷新刷新通常以存储体矩阵中的通常以存储体矩阵中的一行为单位进行的。刷新是由刷新计数器提供行地址。一行为单位进行的。刷新是由刷新计数器提供行地址。 刷新时间刷新时间 = = 存储矩阵行数存储矩阵行数存储周期存储周期0 01 12 238703

20、870 387138713873387338723872399939990 0读读/ /写或维持写或维持刷新刷新读读/ /写写C Ct tC Ct tC Ct tC CC Ct tt tC Ct tt tC CC Ct t0 01 112712738723872周期周期刷新行号刷新行号128128周期周期（6464微秒）微秒）（19361936微秒）微秒）（2 2毫秒）毫秒）刷新间隔刷新间隔序号序号或维持或维持周期周期(0)(1)(2)Wt刷新间隔（128个系统周期128微秒）序号读写周期W/RtRREFX0Y1Z2(126)S126(127)127T0U(128)(129)V12WCt刷 新

21、 间 隔2 m sW / R11 5u s0 . 5u sW / R2W / R1 2 8u s1 5u s0 . 5u s1 5u s0 . 5相邻两行的刷新相邻两行的刷新间隔间隔=2ms=2ms行数行数将刷新安排在指令译码阶段，不会出现将刷新安排在指令译码阶段，不会出现 “死区死区”。芯片容量芯片容量译译码码驱驱动动存存储储矩矩阵阵读读写写电电路路1K 4位位16K 1位位8K 8位位片选线片选线读读/写控制线写控制线地地址址线线数数据据线线地址线地址线（单向）（单向）数据线数据线（双向）（双向）104141138例：某静态例：某静态RAMRAM芯片，为芯片，为16K16K8 8位位问该芯

22、片引脚的最小数目应为多少？问该芯片引脚的最小数目应为多少？分析分析：16K16K，地址线应为，地址线应为 1414条条 8 8位，数据线应为位，数据线应为8 8条条 CS CS 控制线控制线1 1条条 WE WE 控制线控制线1 1条条电源线电源线1 1条条地线地线1 1条条所以，该芯片引脚的最少数目为：所以，该芯片引脚的最少数目为：2626条条 由于由于DRAM芯片集成度高，容量大，为了减少芯片集成度高，容量大，为了减少芯片引脚数量，芯片引脚数量，DRAM芯片把地址线分成相等的两部芯片把地址线分成相等的两部分，分两次从相同的引脚送入。两次输入的地址分别分，分两次从相同的引脚送入。两次输入的地

23、址分别称为行地址和列地址，行地址由行地址选通信号称为行地址和列地址，行地址由行地址选通信号 送入存储芯片，列地址由列地址选通信号送入存储芯片，列地址由列地址选通信号 送入存送入存储芯片。储芯片。 由于采用了地址复用技术，因此，由于采用了地址复用技术，因此，DRAM芯片每芯片每增加一条地址线，实际上是增加了两位地址，也即增增加一条地址线，实际上是增加了两位地址，也即增加了加了4倍的容量。倍的容量。RASCAS对对102410244 4的一维译码的一维译码地址译码电路地址译码电路A9A0 011023存储元存储元 0,015,015,70,7 读读/写控制电路写控制电路 地地址址译译码码器器 字线

24、字线015168矩阵矩阵07D07D 位线位线 读读 / 写选通写选通A3A2A1A00000007D07D 当当n n较大时，译码电路变得复杂，电路的开销较大时，译码电路变得复杂，电路的开销很大，使得存储器的成本迅速上升，性能下降。很大，使得存储器的成本迅速上升，性能下降。 例如：例如：10241024个选通信号需要个选通信号需要10241024个个1010输入的与输入的与门（或与非门）。所以单译码只适合小容量的存储门（或与非门）。所以单译码只适合小容量的存储器。器。单译码的缺点：单译码的缺点：对对204820481 1的双译码的双译码X X地地址址译译码码器器Y 地址译码器地址译码器A0A

25、1A2A3A4A5A6 A7A8 A9 A100163031：字选线字选线列列选选线线A3A2A1A0A40,310,031,031,31 Y 地址译码器地址译码器 X地地址址译译码码器器 3232 矩阵矩阵A9I/OA8A7A56AY0Y31X0X31D读读/写写00000000000,031,00,31I/OD0,0读读二维地址译码：二维地址译码： 对对20482048个芯片字将个芯片字将1111根地址线分成两组，配一根地址线分成两组，配一个个5-325-32线译码器和一个线译码器和一个6-646-64线译码器。线译码器。 两个译码器的有效输出的交点共同选择一个基两个译码器的有效输出的交点

26、共同选择一个基本存储单元。本存储单元。优点优点：选择线减少，译码电路的开销大大减小！：选择线减少，译码电路的开销大大减小！行译码行译码列译码列译码读写控制读写控制64164（1K 4）数据缓冲数据缓冲A0A5A6A9OECSWED7 D0存储矩阵存储矩阵数据总线 2114 2114的读周期时序的读周期时序地址地址CSCSWEWE数据总线数据总线读出数据读出数据t tRCRCA At tt tOTDOTDt tCXCX21142114的写周期时序的写周期时序CSCSWEWE数据总线数据总线t tWCWCW Wt tt tDHDHt tWXWX地址地址写入数据写入数据问题问题4: 为什么为什么12

27、8128的矩阵分成二个的矩阵分成二个64128的矩阵的矩阵?动态动态RAMRAM的读写时序图：的读写时序图：数据输出数据地址读周期CASWE(a)(b)RAS行地址列地址数据输入数据地址写周期CASWERAS行地址列地址 64K64K 1 1的动态存储器芯片必要的引的动态存储器芯片必要的引脚有哪些？它应采用多少引线的封装？脚有哪些？它应采用多少引线的封装？ 内存条实际上是由多个存储芯片构成的存内存条实际上是由多个存储芯片构成的存储体，它们被安装在一个条状印刷电路板上，储体，它们被安装在一个条状印刷电路板上，可以方便地插在主板的内存插槽中。可以方便地插在主板的内存插槽中。 上述上述SRAMSRA

28、M及及DRAMDRAM共同的特点是当去掉电源时，存共同的特点是当去掉电源时，存储的数据自然消失，因此称为易失性储的数据自然消失，因此称为易失性(volatile)(volatile)存储存储器。器。 计算机中，磁盘、光盘上存储的信息是非易失性计算机中，磁盘、光盘上存储的信息是非易失性的。半导体存储器中，只读存储器也是非易失性的存的。半导体存储器中，只读存储器也是非易失性的存储器，或叫非挥发性器件。储器，或叫非挥发性器件。 ROMROM常用于存放固定程序。常用于存放固定程序。ROMROM可分为以下几类。可分为以下几类。D3D2D1D0W0W1W2W3VDD分析下图中存储信息的情况？分析下图中存储

29、信息的情况？字选线字选线VccVcc位线位线熔丝熔丝浮空多晶硅栅SDP+N基体SiO2TTT312字线(Z)位线(W)EPROMEDP+存储器存储器目前主要应用目前主要应用SRAMSRAMDRAMDRAMROMROMPROMPROMEPROMEPROME E2 2PROMPROMFlash Flash MemoryMemoryCacheCache计算机主存储器计算机主存储器( (内存内存) )固定程序，微程序控制器存储器固定程序，微程序控制器存储器用户自编程序，用于工业控制机或电器中用户自编程序，用于工业控制机或电器中用户编写并修改程序或产品试制阶段编程序用户编写并修改程序或产品试制阶段编程序

30、ICIC卡存储器卡存储器固态盘（优盘）、固态盘（优盘）、ICIC卡卡举例：如图所示是某芯片的引脚图，请回答：举例：如图所示是某芯片的引脚图，请回答：（1 1）该芯片的类型（是）该芯片的类型（是RAMRAM还是还是ROMROM）？该芯片的容量是大？）？该芯片的容量是大？（2 2）若地址线增加一条，存储芯片的容量将变为多少？）若地址线增加一条，存储芯片的容量将变为多少？（3 3）该芯片是否需要刷新？为什么？）该芯片是否需要刷新？为什么？NCDIN/WE/RASA2A1A0GNDNCDIN/WE/RASA2A1A0GNDNCDIN/WE/RASA2A1A0GNDVCC/CAS/DOUTA7A6A5A

31、4A3NCDIN/WE/RASA2A1A0GND解：解：（1 1）该图为）该图为DRAMDRAM芯片引脚图，芯片引脚图， 64K64K1位容量。位容量。（2）容量增加）容量增加4倍。倍。（3）需要刷新。）需要刷新。34H34H1EH1EH2FH2FH0000H0000H0001H0001H0002H0002H0003H0003H.FFFEHFFFEHFFFFHFFFFH.A15A0D0D1D7数据总线数据总线WE：MREQ DWECSDWECSDWECSA13A0DDWEWEMMWCSCSDWECSDWECS 2 - 4译码器译码器A15A14GMREQD7D0地址空间分配表地址空间分配表 地

32、址地址片号片号A15A14A13A12A11A1A0说明说明1 00 00000.00111.11最低地址最低地址 0000H最高地址最高地址 3FFFH2 01 01000.00111.11最低地址最低地址 40000H最高地址最高地址 7FFFH3 10 10000.00111.11最低地址最低地址 8000H最高地址最高地址 0BFFFH4 11 11000.00111.11最低地址最低地址 0C000H最高地址最高地址 0FFFFH 练习：练习： 用用 2片片 1K 8位位 存储芯片组成存储芯片组成 2K 8位位 的存储器。的存储器。 1K 8位位 1K 8位位D7D0WEA1A0A9

33、CS0A10 1CS1 1K 8位位 1K 8位位2K82K82K82K8A10A0WED15D0D7D0D7D0D15D8D15D8DDWEWECSCSDWECSDWECS1【例】设有若干片256K8位的SRAM芯片，问： (1) 构成2MB的存储器需要多少块SRAM芯片？ (2) 该存储器需要多少字节地址线？ (3) 画出该存储器与CPU连接的结构图，设CPU 的接口信号有地址信号、数据信号、控制信号MREQ和WE。解：解： (1) 该存储器需要该存储器需要2048K/256K = 8片片SRAM芯片；芯片；(2) 因为因为221=2048K，需要，需要21条地址线。条地址线。 又又 21

34、8=256K，每个存储芯片有，每个存储芯片有18根地址线。这样根地址线。这样,高高3位用于芯片选择，低位用于芯片选择，低18位作为每个存储器芯片的位作为每个存储器芯片的地址输入。地址输入。(3) 该存储器与该存储器与CPU连接的结构图如下。连接的结构图如下。 5 7 3-8 译码 2 1 0 A20-18 A20-0 A17-0 G2A G2B G1 MREQ WE CPU D7D0 D7D0 D7D0 D7D0 D7D0 WE A C S 256K 8 D WE A CS 256K 8 D WE A CS 256K 8 D WE A CS 256K 8 D CPU要实现对存储单元的访问，首先

35、要要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的选择存储芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为字选。片内的字选是由行数据的存取，这称为字选。片内的字选是由CPU送出的送出的N条低位地址线完成的，地址线直条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端（接接到所有存储芯片的地址输入端（N由片内由片内存储容量存储容量2N决定）。而存储芯片的片选信号则决定）。而存储芯片的片选信号则大多是通过高位地址译码后产生的。大多是通过高位地址译码后产生的。 片选信号的译码方法又可细分为

36、线选法、片选信号的译码方法又可细分为线选法、全译码法和部分译码法。全译码法和部分译码法。 线选法就是用除片内寻址外的高位地址线直接线选法就是用除片内寻址外的高位地址线直接（或经反相器）分别接至各个存储芯片的片选端，当（或经反相器）分别接至各个存储芯片的片选端，当某地址线信息为某地址线信息为“0”时，就选中与之对应的存储芯片。时，就选中与之对应的存储芯片。请注意，这些片选地址线每次寻址时只能有一位有效，请注意，这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效，这样才能保证每次只选中一不允许同时有多位有效，这样才能保证每次只选中一个芯片（或组）。个芯片（或组）。 线选法的优点是不需要地

37、址译码器，线路简单，线选法的优点是不需要地址译码器，线路简单，选择芯片无须外加逻辑电路，但仅适用于连接存储芯选择芯片无须外加逻辑电路，但仅适用于连接存储芯片较少的场合。同时，线选法不能充分利用系统的存片较少的场合。同时，线选法不能充分利用系统的存储器空间，且把地址空间分成了相互隔离的区域，给储器空间，且把地址空间分成了相互隔离的区域，给编程带来了一定的困难。编程带来了一定的困难。1.1.线选法线选法 全译码法将除片内寻址外的全部高位地址线都作全译码法将除片内寻址外的全部高位地址线都作为地址译码器的输入，译码器的输出作为各芯片的片为地址译码器的输入，译码器的输出作为各芯片的片选信号，将它们分别接

38、到存储芯片的片选端，以实现选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。对存储芯片的选择。 全译码法的优点是每片（或组）芯片的地址范围全译码法的优点是每片（或组）芯片的地址范围是唯一确定的，而且是连续的，也便于扩展，不会产是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较生地址重叠的存储区，但全译码法对译码电路要求较高。高。2.2.全译码法全译码法WRA0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A11A 12A0A 10D7D 02:4译码器CPU061166

39、11661166116123A13A 151A14A141MMWD7D0DCSCSWEDCSCSWEWEA13A13A0A0注意注意: A13、A12、A11A0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A14A 15A0A 10MREQWED7D 02:4译码器CPU10611661166116611623A11A13A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 * * * 0 0 0 0 0 0 0 0 0 0 0 0 0 * * * 1 1 1

40、1 1 1 1 1 1 1 1 0 1 * * * 0 0 0 0 0 0 0 0 0 0 0 0 1 * * * 1 1 1 1 1 1 1 1 1 1 1 1 0 * * * 0 0 0 0 0 0 0 0 0 0 0 1 0 * * * 1 1 1 1 1 1 1 1 1 1 1 1 1 * * * 0 0 0 0 0 0 0 0 0 0 0 1 1 * * * 1 1 1 1 1 1 1 1 1 1 1如果如果*的地址线都设为的地址线都设为“0”，则，则6116 的地址范围的地址范围000007FFH； 6116 的地址范围的地址范围400047FFH6116 的地址范围的地址范围80

41、0087FFH； 6116 的地址范围的地址范围C800C7FFH每一个芯片有每一个芯片有8个地址重叠区。个地址重叠区。 设设CPUCPU有有1616根地址线，根地址线，8 8根数据线，并用根数据线，并用MREQMREQ作访存控制信号作访存控制信号（低电平有效），用（低电平有效），用/WE/WE作读写控制信号（高电平为读，低电平作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：为写）。现有下列存储芯片： 1KX41KX4位位RAMRAM；4KX84KX8位位RAMRAM；8KX88KX8位位RAMRAM； 2KX82KX8位位ROMROM； 4KX84KX8位位ROMROM；8KX88KX8位位ROM;ROM; 以及以及74LS13874LS138译码器和各种门电路（非门、与非门、或门）。译码器和各种门电路（非门、与非门、或门）。 请画出请画出CPUCPU与存储器的连接图，要求：与存储器的连接图，要求：主存地址空间分配：主存地址空间分配：6000H6000H67FFH67FFH为系统程序区；为系统程序区；6800H 6800H 6BFFH6BFFH为用户程序区。为用户程序区。合理选用上述存储芯片，说明各选几片？合理选用上述存储芯片，说明各选几片？详细画出存储芯片的片选逻辑图。详细画出存储芯片