数字钟数电课设

1、沈沈 阳阳 工工 程程 学学 院院课 程 设 计设计题目： 数字钟 系 别 班级 学生姓名 学号 指导教师 职称 起止日期： 2011 年 12 月 5 日起至 2011 年 12 月 9 日止沈阳工程学院课程设计任务书课程设计题目： 数字钟 系 别 班级 学生姓名 学 号 指导教师 张玉梅 职称 讲师/ 课程设计进行地点： 任 务 下 达 时 间： 2011 年 11 月 25 日 起止日期：2011 年 12 月 5 日起至 2011 年 12 月 9 日止 教研室主任 2011 年 11 月 10 日批准沈阳工程学院课程设计I设计任务描述1 设计主要内容及要求1.1 设计目的：（1）掌握

2、数字日历牌的构成、原理与设计方法；（2）熟悉集成电路的使用方法。1.2 基本要求（1）能进行秒、分、小时计时，有独立的时间显示电路； （2）能进行校时（秒、分、小时快速校时） 。1.3 发挥部分（1）显示星期、日、月； （2）整点报时电路；（3）闹钟。2 设计过程及论文的基本要求：2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选；（2）符合设计要求的报告一份，其中包括逻辑电路图、实际接线图各一份；（3）设计过程的资料、草稿要求保留并随设计报告一起上交。2.2 课程设计论文的基本要求（1）参照毕业设计论文书写规范，包括附录中的图纸。项目齐全、不许涂改，不少于3000 字。图纸为

3、A3，所有插图不允许复印。（2）装订顺序：封面、任务书、成绩评审意见表、中文摘要、关键词、目录、正文（设计题目、设计任务、设计思路、设计框图、各部分电路及相应的详细的功能分析和重要的参数计算、工作过程分析、元器件清单、主要器件介绍） 、小结、参考文献、附录（逻辑电路图与实际接线图） 。3 时间进度安排顺序阶段日期计 划 完 成 内 容备注12011.12.5讲解主要设计内容，学生根据任务书做出原始框图打分22011.12.6检查框图及初步原理图完成情况，讲解及纠正错误打分32011.12.7检查逻辑图并指出错误及纠正；讲解接线图绘制及报告书写打分42011.12.8继续修正逻辑图，指导接线图绘

4、制方法，布置答辩打分52011.12.9答辩、写报告打分2011-12-5数字钟II沈沈 阳阳 工工 程程 学学 院院数字电子技术课程设计成绩评定表系（部）：系（部）： 班级：班级： 学生姓名：学生姓名： 指指 导导 教教 师师 评评 审审 意意 见见评价内容具 体 要 求权重评 分加权分调研论证能独立查阅文献,收集资料；能制定课程设计方案和日程安排。0.15 54 43 32 2工作能力态度工作态度认真，遵守纪律，出勤情况是否良好，能够独立完成设计工作， 0.25 54 43 32 2工作量按期圆满完成规定的设计任务，工作量饱满，难度适宜。0.25 54 43 32 2说明书的质量说明书立论

5、正确，论述充分，结论严谨合理，文字通顺，技术用语准确，符号统一，编号齐全，图表完备，书写工整规范。0.55 54 43 32 2指导教师评审成绩指导教师评审成绩（加权分合计乘以（加权分合计乘以 1212） 分分加权分合计加权分合计指指 导导 教教 师师 签签 名：名： 年年 月月 日日评评 阅阅 教教 师师 评评 审审 意意 见见评价内容具 体 要 求权重评 分加权分查阅文献查阅文献有一定广泛性；有综合归纳资料的能力0.25 54 43 32 2工作量工作量饱满，难度适中。0.55 54 43 32 2说明书的质量说明书立论正确，论述充分，结论严谨合理，文字通顺，技术用语准确，符号统一，编号齐

6、全，图表完备，书写工整规范。0.35 54 43 32 2评阅教师评审成绩评阅教师评审成绩（加权分合计乘以（加权分合计乘以 8 8）分分加权分合计加权分合计评评 阅阅 教教 师师 签签 名：名： 年年 月月 日日课课 程程 设设 计计 总总 评评 成成 绩绩分分数字钟III中文摘要数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时” 、“分” 、 “秒”的数字显示出来。秒计数器电路计满 60 后触发分计数器电路，分计数器电路计满 60 后触发时计数器电路，当计满 24 小时后又开始下一轮的循环

7、计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。计数器：有了“秒”信号，则可以根据 60 秒为 1 分，24 小时为 1 天的进制，分别设定“时” 、 “分” 、 “秒”的计数器，分别为 24 进制，60 进制，60 进制计数器，并输出一分，一小时，一天的进位信号。译码显示：将“时” “分” “秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应

8、的进位数字字型。闹铃电路：将预设闹铃时间译为二进制，再将此时所有输出为“1”的键脚用与门连接到闹铃。关键词：数字钟，振荡，计数，校正，闹铃数字钟IV目 录设计任务描述 .II数字电子技术课程设计成绩评定表 .III中文摘要 .III目 录 .IV1 设计任务描述 .11.1 设计题目：数字钟 .11.2 设计要求 .11.2.1 设计目的 .11.2.2 基本要求 .11.2.3 发挥部分 .12 设计思路 .23 设计方框图 .34 各部分电路设计及参数计算 .44.1 秒信号产生电路设计及其参数计算 .44.1.1 秒信号产生电路设计 .44.1.2 秒信号产生电路波形图 .44.2 计数

9、译码显示电路设计及其参数计算 .54.2.1 计数译码显示电路设计 .54.2.2 译码和显示电路 .74.3 校时电路设计 .74.4 闹钟电路设计.85 整体逻辑电路图（附录 A） .96 工作过程分析 .107 主要元器件清单 .128 主要元器件介绍 .138.1 计数器 74LS90 .138.1.1 引脚图 .138.1.2 功能表 .138.1.3 功能介绍 .138.2 计数器 74LS161 .148.2.1 引脚图 .148.2.2 功能表 .148.2.3 功能介绍 .148.3 定时器 5G555 .158.3.1 引脚图 .158.3.2 各引脚功能 .15小 结 .

10、16致 谢 .17参考文献 .18数字钟11 设计任务描述1.1 设计题目：数字钟设计题目：数字钟1.2 设计要求设计要求1.2.1 设计目的设计目的（1）掌握数字日历牌的构成、原理与设计方法；（2）熟悉集成电路的使用方法。1.2.2 基本要求基本要求（1）能进行秒、分、小时计时，有独立的时间显示电路； （2）能进行校时（秒、分、小时快速校时） 。1.2.3 发挥部分发挥部分（1）闹钟。数字钟22 设计思路根据此次课程设计的要求,我设计的数字钟基本电路由六个部分组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器、译码器和显示器组成组成计时系统。秒信号送入计数器进行计数，把累计的

11、结果以“秒”“分”“时”的十进制数字显示出来。 “分”“秒”显示分别由 60 进制计数器、译码器和显示器构成，“时”显示由 24 进制计数器、译码器和显示器构成。（1）震荡电路设计：可采用由集成电路定时器 555 与 RC 组成的多谐震荡器。选用555 定时器构成多谐振荡器，振荡器的频率为 1000 赫兹。（2）分频电路设计：采用三片 74LS90 级联，每片 10 分频，最终得到 1HZ 的方波信号供秒计数器进行计数。（3）时、分、秒计数电路设计：时间计数电路由秒个位和秒十位,分个位和分十位及时个位和时十位计数器电路组成,其中秒个位和秒十位计数器,分个位和分十位计数器为 60进制计数器,而根

12、据设计要求,时个位和时十位为 24 制计数器。（4）译码显示电路设计：将计数器输出的 8421BCD 码转换成数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。（5）校时电路设计：用来对“时”、“分”、“秒”显示数字进行校对调整，保证了电子钟的准时，正常的工作。另外，发挥部分选择了闹钟电路。闹钟电路利用对预定闹铃时间的二进制输出运用逻辑与门，再将与门最后输出端接音频发生器。即当时钟到达预定时间，其对应二进制输出都为“1” ，进行逻辑“与”后仍未“1” ，此时音频发生器工作，即响铃，以此达到闹铃要求。数字钟33 设计方框图 译码显示器时计数器分计数器秒计数器闹钟电路校时电路分频器

13、振荡器沈阳工程学院课程设计44 各部分电路设计及参数计算4.1 秒信号产生电路设计及其参数计算秒信号产生电路设计及其参数计算 4.1.1 秒信号产生电路设计秒信号产生电路设计 图 4.1 555 振荡器与分频器的连接电路 本电路中的振荡器是由 555 定时器构成的多谐振荡器。由于 555 内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。工作原理：时间标准信号的频率很高，要得到秒脉冲，需要分频电路。振荡器产生的振荡频率为 1000Hz，用 3 片 74LS90 进行分频后可得到 1Hz 的秒脉冲信号。4.1.2 秒信号产生电路波形图秒信号产生电路波形图秒

14、信号由 555 多谐震荡与三片 74LS90 组合产生，下列各图分别为不同阶段时信号的波形图。 图 4.2 555 多谢振荡器产生信号波形图 图 4.3 第一片 74LS90 处理后信号波形图数字钟5 图 4.4 第二片 74LS90 处理后信号波形图 图 4.5 第三片 74LS90 处理后信号波形图 4.2 计数译码显示电路设计及其参数计算计数译码显示电路设计及其参数计算4.2.1 计数译码显示电路设计计数译码显示电路设计基数译码显示电路是整个电路的最核心部分。此部分有两个六十进制计数器、一个二十四进制计数器、六个译码器和六个显示器组成。其中译码器负责将计数器输出的8421BCD 码处理后

15、在输入到显示器中，使显示器显示相应数值。整个计数译码显示电路的设计和连接如下图 4.6 所示。图 4.6计数译码显示电路 数字钟6 图 4.7 六十进制计数器秒计数器的电路形式很多，一般都是由一级十进制计数器和一级六进制计数器组成。图 4.7 所示是用两块集成电路 74LS161 按置零法串接而成。秒计数器的十位和个位，输出脉冲除用做自身清零外，同时还作为“分”计数器的输入信号。分计数器电路与秒计数器相同。图 4.8二十四进制计数器数字钟7 图 4.8 所示为二十四进制小时计数器，是用两片 74LS161 和与非门构成。工作原理与“分”、 “秒”沈阳工程学院课程设计8计数器的工作原理相同。4.

16、2.2 译码和显示电路译码和显示电路 译码就是把给定的代码进行翻译，变成相应的状态，用于驱动 LED 七段数码管，只要在它的输入端输入 8421BCD 码，七段数码管就能显示十进制数字。选用的译码器为74LS247，接共阳极七段显示器。 图 4.9译码显示电路连接 4.3 校时电路设计校时电路设计 校时电路如图 4.10 所示,整个校时电路由控制开关用来实现“时”， “分”校准。开关处于正常位置时，分别接高电平，与非门被封锁，校准信号不能通过，正常计时。当按下开关，1Hz 脉冲进入“时”或“分”计数器，达到快速校时的目的。 图 4.10“时”校时器 数字钟9“分”校时电路与“时”教室电路的设计

17、和解构相同。 4.4 闹钟电路设计闹钟电路设计闹铃电路是将预设闹铃时间译为二进制，再将此时所有输出为“1”的键脚用与门连接到闹铃，当到达设定时间即响铃。图 4.11闹钟电路沈阳工程学院课程设计105 整体逻辑电路图（附录 A）图 4.12 整体逻辑电路图数字钟106 工作过程分析本次设计的数字钟，实现对秒、分、时数字显示的计时装置,小时的周期为 24，显示满刻度为 23 时 59 分 59 秒，并具有手动校时功能和闹铃功能.本系统的设计电路由秒信号产生模块、时钟译码显示电路模块、闹钟模块、校时模块等几部分组成。振荡器产生稳定的高频脉冲信号作为数字钟的时间基准，然后经过分频器输出标准的秒脉冲。振

18、荡器产生的振荡频率为 1000Hz，用 3 片 74LS90 进行分频后可得到 1Hz 的秒脉冲信号，再用一片 74LS90 构成五进制计数器将 10Hz 脉冲分频为 0.5秒的脉冲信号,以备校时电路需要。秒计数器计满 60 个 CP（即 60 秒）后，其 60 进位输出作为分计数器的时钟，向分计数器进位，使分计数器计数；分计数器满 60 个 CP(即 60分)后，其 60 进位输出再作为时计数器的时钟，向时计数器进位，使时计数器计数。译码显示电路将计数器的输出状态送到七段显示译码器译码，通过七位 LED 七段显示器显示出来。计时出现误差时可用校准电路校时，校分，校秒。时闹钟铃响。闹铃电路是将

19、预设闹铃时间译为二进制，再将此时所有输出为“1”的键脚用与门连接到闹铃，即当达到预定时间，键脚输出都为一，此时闹铃触发。沈阳工程学院课程设计127 主要元器件清单表 7.1 主要元器件清单 序号元件名称规格及用途数量1 计数器74LS903 片2 计数器74LS1616 片3 译码器74LS2476 片4 显示器6 片5 非门7 片6 555 多谐振荡器1 片7 与非门6 片8 与门74LS003 片9 100 电阻45 片103.3k 电阻2 片11100nF 电容2 片1210nF 电容2 片数字钟138 主要元器件介绍8.1 计数器计数器 74LS908.1.1 引脚图引脚图图 7.17

20、4LS90 引脚图8.1.2 功能表功能表表 7-174LS 功能表8.1.3 功能介绍功能介绍是常用的二五十进制异步计数器，做八进制的就先把 74LS90 接成十进制的复位输入复位输入R0(1)R0(1) R0(2)R0(2)置位输入置位输入R9(1)R9(1) R9(2)R9(2)时钟时钟CPCP INAINA输出输出Q QB B Q QC C Q QD DH HH H L L L LL LH HL LL L L L H下下 降降 沿沿 下下 降降 沿沿下下 降降 沿沿下下 降降 沿沿L L LL L LL L H计计 数数计计 数数计计 数数计计 数数沈阳工程学院课程设计14（INB 与

21、 QA 接，以 CPA 做输入，Q3 做输出就是十进制的） ，然后用异步置数跳过一个状态达到八进制计数。以从 0000 计到 0111 为例：先接成加法计数状态，从上图中的74LS90 功能表可知，在输出为 1000 时（既 Q4 为高电平时）把 Q4 输出接到 R01 和 R02脚上（即异步置 0） ，这个时候当计数到 1000 时则立刻置 0，重新从 0 开始计。1000 的状态为瞬时状态。 8.2 计数器计数器 74LS1618.2.1 引脚图引脚图 图 7.2 74LS161 引脚图8.2.2 功能表功能表表 7-274LS161 功能表 8.2.3 功能介绍功能介绍数字钟15从 74

22、LS161 功能表可以知道，当清零端 CR=“0” ，计数器输出 Q3、Q2、Q1、Q0 立即为全“0” ，这个时候为异步复位功能。当 CR=“1”且 LD=“0”时，在 CP 信号上升沿作用后，74LS161 输出端 Q3、Q2、Q1、Q0 的状态分别与并行数据输入端 D3、D2、D1、D0的状态一样，为同步置数功能。而只有当 CR=LD=EP=ET=“1” 、CP 脉冲上升沿作用后，计数器加 1。74LS161 还有一个进位输出端 CO，其逻辑关系式CO=Q0*Q1*Q2*Q3*CET。合理应用计数器的清零功能和置数功能，一片 74LS161 可以组成 16 进制以下的任意进制分频器。8.

23、3 定时器定时器 5G5558.3.1 引脚图引脚图图 7.3555 多谐振荡器引脚图8.3.2 各引脚功能各引脚功能1 脚：外接电源负端 VSS或接地，一般情况下接地。2 脚：低触发端TL3 脚：输出端 Uo4 脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、THDRDRTL处于何电平，时基电路输出为“0”，该端不用时应接高电平。5 脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只 0.01F 电容接地，以防引入干扰。6 脚：TH 高触发端7 脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。8 脚：外接电源 VCC，双极型时基电路 VCC的范围是 4.5 16V，CMOS 型时基电路 VCC沈阳工程学院课程设计16的范围为 3 18V。一般用 5V。小 结数字钟是集模拟电子技术和数字电子技术为一体的一种综合应用，采用数字电路实现对时,分,秒数字显示的计时装置,整个电子钟主要由振荡器、分频器、计数器、译码显示器、校准电路等几部分组成。数字钟具有高度准确性和直观性，而且使用寿命更长。数字时钟更具人性化，更能提高人们的生活质量，更受人们欢迎。 通过本次设计，了解了中规模集成器件组成数字电子