LED恒流驱动设计报告

1、无锡华润矽科微电子有限公司Wuxi China Resources Semico Co.,LtdQ/DEE DD 02.001-02 Version：11I05电路设计报告产品型号：H005产品名称：大电流LED驱动电路拟 制：审 核：批 准：无锡华润矽科微电子有限公司2014 年 06 月 06 日1电路综述41.1概述:41.2主要用途；41.3主要功能；41.4主要特征、特性；41.5电路集成度：P: ；N: ；RAM: ；ROM: ；特殊器件：R: ；C: ；NPN： ；PNP： ；51.6电路设计的HSF特性要求；（明确本产品的HSF特性要求，说明本产品设计是否符合公司HSF的要求）

2、52线路设计62.1管脚功能描述62.2电性能参数212.2.1极限参数（）212.2.2直流参数212.3功能框图；252.4总体功能描述（含信息流描述）；252.5各主要模块的工作原理（包括IO部分输入/输出具体线路的工作原理）；262.5.1BG电路262.6电路设计的基本思想方法：2192.6.1仿真用SPICE MODEL号；2192.6.2逻辑设计；2192.6.3电路设计；2192.6.4时序问题的考虑；2192.6.5设计结论；2192.6.6仿真覆盖率评估；2193工艺设计2203.1有否采用特殊线路结构、工艺结构、特殊性能要求的器件结构；2203.2元器件类型清单；2203

3、.3典型器件参数测试情况；2203.4典型纵向参数；2203.5非标准工艺须提供工艺流程；2203.6首次投片对工艺的要求；2203.7对验收PCM数据有无特殊要求；2203.8明确是否选择的是技质部认可的符合公司HSF要求的合格工艺平台；2204版图设计2214.1电路采用工艺（具体到工艺代号、设计规则版本号）2214.2各I/O口：画出I/O口线路图含ESD保护线路、标明上下拉电阻尺寸大小或管子宽长比；2214.3电源地线的考虑；2214.4芯片布局考虑；2214.5典型元器件清单包括器件类型、器件数目、器件具体参数；2224.6可靠性设计(Latch-Up设计考虑、ESD设计考虑)、提供

4、整个电路；2224.7PAD的结构；2224.8制版层次；2224.9DRC、ERC、LVS验证覆盖率评估；2225附件内容2235.1应用图；（需要时附图纸中元器件、方案选择的HSF要求）2235.2设计验证报告表；2235.3DRC验证结果（给定工作站路径）2255.4LVS验证结果（带ERC部分、带宽长比验证）；2255.5全芯片的主要逻辑线路图（给定工作站路径）；2251 电路综述1.1 概述:H005是一颗具有高效率的电流模式控制驱动芯片，主要应用于平板LED光源驱动，在BOOST和BUCK电路应用中，具有更高的效率（大于90%）。H005使用外部的PWMI信号实现高精度的LED调光

5、，可以通过外部电阻来设置内部OSC的频率。该芯片具有宽的输入电压范围，具有自动重启保护功能。H005支持多颗芯片同步工作。H005能提供较大的驱动电流，在GATE端，能提供0.4A的source电流和0.8A的sink电流。H005采用BCD工艺，具有良好的抗噪能力。1.2 主要用途；1.3 主要功能；1.4 主要特征、特性；（1） 峰值电流模式控制（2） PWM模式调光（3） 自动重启功能（4） 过压保护功能（5） LED短路电流保护（6） 电源工作电压为12V，最大可达20V（7） 可控的LED电流（8） 支持多颗芯片同步工作（9） 可控的BOOST开关模式限流功能（10） 封装形式：SO

6、P16 1.5 电路集成度：P: ；N: ；RAM: ；ROM: ；特殊器件：R: ；C: ；NPN： ；PNP： ；名称模型描述数目参数数 据单位极小值典型值极大值MOSmnhiat高压非对称隔离NMOS56Vth0.450.60.75VBvd3035Vmphat40V高压非对称PMOS31Vth-0.75-0.6-0.45VBvd-50-40Vmpbn低压5Vpmos317Vth-1.01-0.86-0.71VBvd-9Vmnbn低压5Vnmos435Vth0.610.760.91VBvd9Vmp低压5Vpmos2Vth-1.03-0.88-0.73VBvd-9BJTqnv(5x5)垂n+

7、/pw/bn24gain324864VBvceo3037VResrhr2km多晶2k高阻54方块值160020002400/rpplus_3tpplus电阻22方块值115165215/rppoly1 P注入poly电阻12方块值24.8534.7844.71/rnpoly1N注入poly电阻31方块值19.9229.8839.84/Capcaplnmos低压NMOS电容26方块值1.281.581.88fF/Bvd817VDiodezenerzener管4压降5.45.86.2V1.6 电路设计的HSF特性要求；（明确本产品的HSF特性要求，说明本产品设计是否符合公司HSF的要求）本产品设计

8、符合公司HSF的要求、2 线路设计2.1 管脚功能描述表 1 H005电路pin脚功能描述一览表序号管脚名I/O功能描述输入/输出电路1芯片电源输入端I给芯片提供电源 见附图12短路电流保护端I检测输出是否短路见附图13GATE驱动输出端OB00ST的GATE驱动输出见附图24芯片地电位输入端I给芯片提供地电位见附图25电流采样端口I采样电感电流见附图36自启动控制端口I控制芯片的自启动功能见附图47震荡频率控制端I外接不同电阻控制OSC的震荡频率见附图58同步时钟输入端I控制多颗芯片工作的时钟信号同步见附图69限流设置输入端I对BOOST的峰值电流进行限制见附图710基准电压输出端O输出内部

9、LDO产生的参考电压见附图811PWM信号驱动输出端O输出PWM信号驱动MOS进行调光见附图912过压保护输入端I检测输出电压是否过压，过压则发生保护见附图1013PWM信号输入端I输入PMW信号见附图1114AMP补偿输入端I外接一定的电阻和电容，对环路进行补偿见附图1215AMP的正向输入端I输入电压到正向端见附图1316AMP的反向输入端I输入电压到反向端见附图14注：视电路需要填写：输入/输出部分电路（不包括保护电路、不具体列明输入/输出具体器件尺寸）、I/O口栏要写明是I还是O；有上下拉电阻的电路芯片，在I/O口栏中注明是上拉还是下拉；【附图1】图 1 ISET信号输入端示意图【附图

10、2】图 2 GATE信号输出端示意图【附图3】图 3 CS信号输入端示意图【附图4】图 4 AUTO 输入端示意图【附图5】图 5 RT输入端示意图【附图6】图 6 SYNC输入端示意图【附图7】图 7 CLIM输入端示意图【附图8】图 8 VREF输出端示意图【附图9】图 9 PWMO输出端示意图【附图10】图 10 OVP输入端示意图【附图11】图 11 PWMI输入端示意图【附图12】图 12 COMP输入端示意图【附图13】图 13 FBP输入端示意图【附图14】图 14 FBN 输入端示意图2.2 电性能参数2.2.1 极限参数（）表 2 CS4268A电路极限参数一览表工作温度()

11、：（ ）C：0-70；（ ）G：-25-70；（ ）L：-25-85；（ ）E：-40-85；（ ）R：-55-85；（ ）M：-55-125；（ ）其它：存储温度()：（ ）-55+125 （ ）-40+125 （ ）-65+150 （ ）其它： 极限电压(V)（ ）-0.33（ ）-0.35（ ）-0.37 （ ）-0.315 ；（ ）其它：-0.3V18V 极限输入电压（V）（ ）GND-0.3VDD+0.3； （ ）其它: -0.3v20v 极限输出电压（V）（ ）GND-0.3VDD+0.3； （ ）其它 2.2.2 直流参数表 3 H005电路电气参数一览表符号参数描述测试条件最小

12、值典型值最大值单位电源Vcc,op电源范围Ta=-4085度818VIq静态电流PWMI=00.8171.1671.517mAUVLO_R欠压锁定VCC上升7.98988.011VUVLO_F欠压锁定迟滞VCC下降1V基准VREF基准电压Ta=25度4.99355.007VVREFLI线性调整率IREF=0、VPWMI=0、CREF=0.1uF0.0040.006%/VVREFLO负载调整率IREF=0500uA VPWMI=0 CREF=0.1uF0.040.06%/mAGATE端口IsourceP管驱动能力VGATE=0、VCC=12V0.40.490.6AIsinkN管驱动能力VGATE

13、=VCC=12V0.8481.171.388ATrise上升时间CGATE=1nF、VCC=12V31.6837.3246.62NsTfall下降时间CGATE=1nF、VCC=12V26.362929.11Ns电流采样端TBLANK前沿消隐时间129231363nsTDELAY1到CS比较器输出的延时VCOMP=3.1V、VCLIM=5V、VCS=00.6V阶跃54.571nsTDELAY2到CLIM比较器输出的延时VCOMP=5V、VCLIM=0.3V、VCS=00.4V阶跃46.4461ns跨导放大器AV开环增益58dBVCM共模输入范围-0.52.5VVO输出范围VCC=12V0.82

14、62.598VGm跨导455785845uA/VVOFFSET失配电压0.9mvIBIAS输入电流01nA振荡器FOSC频率Ta=25度，RT=500K98100102kHzTa=25度，RT=110K390400410kHzDMAX最大占空比88%同步端VIL_SYNC输入低电平1.2vVIH_SYNC输入高电平1.92vTSYNC_MIN最小脉宽VSYNC=0 to 5v10nsTSYNC_MAX最大脉宽VSYNC=0 to 5v0.1/FoscnsPWM输入端VPWMI(LO)输入低电平0.94vVPWMI(HI)输入高电平1.85vRPWMI下拉电阻VPWMI=5V70100130ko

15、hmPWM输出端TRISE_PWMOPWMO上升时间CPWMO=1nF73.893.7117nsTFALL_PWMOPWMO下降时间CPWMO=1nF55.273.280ns自动重启保护ISO,AUTO源电流4.0865.1987.146uAVTH(H)高阈值2.99633.004VVTH(L)低阈值0.99811.002v过压保护VOVP过压保护点2.99633.004vVOVPH过压保护迟滞0.3vTOVP过于保护滤波时间238ns短路保护VCM,ISET共模输入范围-0.43.2VVOFF,ISET失配电压VISET=1V4.76.78.7mvTOFF传输延时VISET=1V,VFBN=

16、0.9 to 1.1v阶跃，VPWMO由高至低89127165ns表 4 H005与MAP3201的参数比较一览表符号参数条件MAP3201仿真值单位典型值典型值VCCT=-45-851212VIq静态电流PMWI=0V1.2381.167mAVonUVLO开启电压VCC上升7.938VV-hys迟滞电压1.051VVREF参考电压T=254.985VLNR线性调整率Cref=0.1u Vpwmi=0v0.00850.004%/VLDR负载调整率Iref=0-500uA0.220.04%/mAIsource充电电流Vgate=0，VCC=12v12/3.80.49AIsink放电电流Vgate

17、=12v，VCC=12v1.17Atr上升时间Cgate=1nF38.837.32nstf下降时间Cgate=1nF19.229nsTleb消隐时间110231nsTdelay1CS OP delayVcomp=Vclim=5v，Vcs=0-600mv16454.5nsTdelay2CLIMT OP delayVcomp=5v,Vclim=300mv，Vcs=0-400mv14846.44nsDC gain开环增益5058dBVcm输入共模电压-0.3-2.9-0.5-2.5VVo输出电压范围0.74-2.6180.826-2.598Vgm跨导gm1000780uA/VVoffset失调电压0

18、.1-2.40.9mVIbias输入偏置电流00nAfosc振荡频率（100k-400k）TA=25 RT=500k100100KHzTA=-40-85 RT=500k100KHzTA=-40-85 RT=110k452400KHzMax Duty Cycle最大占空比8888%VH_SYNCSYNC输入高阈值电压1.6>=1.92VVL_SYNCSYNC输入低阈值电压0.7<=1.2Vtmin最小脉冲宽度Vsync=0v-5v8010nstmax最大脉冲宽度Vsync=0v-5v0.066/Fosc0.1/FoscnsV_HPWMI输入高阈值电压1.47>=1.85VV_L

19、PWMI输入低阈值电压1.4<=0.94VRdownPWMI下拉电阻VPWMI=5V98100kOhmTr_pwmoPMWO输出端上升时间Cpwmo=1nF3.493.7nsTf_pwmoPMWO输出端下降时间Cpwmo=1nF2.673.2nsIchargeATUO端的充电电流5.795.198VVth_HATUO端的高阈值电压33VVth_LATUO端的低阈值电压11VVovp过压保护电压2.9963VVhys过压保护迟滞电压0.310.3VTovp过压保护滤波时间170238nsVcm_ISETISET端的共模输入范围-0.3-3.1-0.4-3.2VVoffset_ISETISE

20、T端的失调电压Viset=1v146.7mVTdelaySCP的传输延迟Viset=1v Vfbn=0.9v-1.1v Vpwmo from H to L150127ns2.3 功能框图；图 15 电路功能模块示意图2.4 总体功能描述（含信息流描述）；在VCC=8V时，芯片开始工作，此时内部振荡器产生一定频率的矩形波信号，限流模块的输出与振荡器通过RS触发器之后，输出一个时钟信号，经buffer电路增强驱动能力，从Gate输出一定占空比的时钟信号驱动外接Power MOS,boost电路启动。输出电压升高后，输入PWMI信号经过buffer后提高驱动能力，输出PWMO信号进行调光。PWMO的

21、开关周期以及占空比控制调光的平均亮度。当调光电路开始工作后，检测电阻会对输出的LED上的电流进行检测，对LED的电流进行限制。2.5 各主要模块的工作原理（包括IO部分输入/输出具体线路的工作原理）2.5.1 启动电路（Start Circuit） 图 16 启动电路示意图 构成部分： 启动电路 偏置电路 工作原理：【启动电路】启动过程： VCC从0v开始增加，当X493_G增加到X493的阈值电压时，X493、X494开始导通，拉低上面MOS的栅极电压，偏置电流开始建立。关断过程：偏置电流建立之后，当X495_G的电压增加到X498的阈值电压时，X498导通，X493_G被拉低，启动电路关断

22、。需要注意的是：在启动电路停止工作之前，控制管N449的栅极信号为低电平。 【偏置电路】P506 X514镜像偏置电流给C683电容充电，D597为zener管，将X492_G电压钳制在5.8V。X492高压隔离NMOS的源极电压被钳制在5v，作为BG模块、BG的trim模块以及UVLO模块的电源电压。P501 P502 P503均采用二极管接法，在UVLO锁定之前，X500的栅极为高电位，Pgood被钳制在VP501_B-3*Vthp。随着VCC增加而增加，当UVLO欠压锁定之后，X500的栅极为低电位，X500关断，Pgood信号被P505管子拉高到VP501_B，输出去控制其他模块工作。

23、BiasAN1 BiasAN2 BiasAN3均为电流镜，为其他模块提供镜像电流。【改动之处】下图是源电路的bias电路，虚线圈为改动的地方。图 17 MAP3201启动电路示意图【改动原因】源电路中：X512的漏极电压为VDD-Vthp，其源极电压也为VDD-Vthp，该管子的Vds比较小，此时X512工作在线性区。改动之后：X512的源极电压为VDD-Vds_P508, 漏极电压为VDD-Vthp，Vds_P508一般为200mv-300mv，而Vthp为700mv-900mv，X512的Vds为500mv-600mv，可以工作在饱和区。【仿真验证】 图 18 低温下开启和关断验证(T=-

24、45)图 19 常温下开启和关断验证(T=27)图 20 高温下开启和关断验证(T=120)2.5.2 BG模块图 21 BG模块电路示意图【启动电路】启动IPTAT：Q423、Q422构成启动电路，Q423的基极随VCC的升高逐渐升高，当其大于700mv时，Q424开始导通，P531的栅极被拉低，Q412发射极、基极短接，均为为低电平，Q412截止，此时P512的栅极为高电位，P531的栅极与P512的栅极通过比较器进行比较，输出vbg电压增加。关断IPTAT：随着vbg电压增加，当Q424的Vbe小于700mv时，Q424截止。启动电路停止工作，随着vcc的增加，q424的基极电压会被钳制

25、在2*vbe=1.4v。【IPTAT电路】启动电路开始工作后，Q415、Q417的基极电压vbg会升高，随着vbg升高到700mv，Q415、Q417导通，IPTAT电流开始建立，直到VDD稳定为止。 该电流跟温度成正比，故称为正温度系数电流，大小跟R成反比。 温度系数为。 【BG电压】IPTAT建立起来后，输出基准电压为：构成正温度系数电压，为负温度系数电压，只要R和R1取值合适，可以使基准电压的温度系数很小。【trim电路】 该部分主要是通过fuse电阻来对输出电压vbg进行trim的，通过外面的信号来控制MOS的栅极从而控制其导通与否，从而控制vbg的电压，主要是为了提高vbg的精度。

26、仿真验证【启动关断】图 22 低温下启动和关断仿真示意图（TA=-45°）图 23 常温下启动关断验证仿真 （TA=27°）图 24 高温下启动和关断仿真示意图（TA=120°）【温度系数验证】图 25 Corners下对应的BG的仿真结果图 26 每个corner对应的温度系数示意图【基准建立仿真】图 27 BG建立过程仿真示意图（T=-45）图 28 BG建立过程仿真示意图（T=27）图 29 BG建立过程仿真示意图（T=150）【PSRR验证】图 30 低温下PSRR仿真示意图（ TA=-45°）图 31 常温下PSRR仿真示意图（TA=27

27、76;） 图 32 高温下PSRR仿真示意图（TA=120°）【OP稳定性验证】图 33 低温时OP的环路增益以及相位仿真（T=-45）图 34 低温时OP的环路相位仿真（T=-45）图 35 常温时OP的环路增益以及相位仿真（T=27）图 36 常温时OP的环路增益以及相位仿真（T=27）图 37 高温时OP的环路增益以及相位仿真（T=120）图 38 高温时OP的环路相位仿真（T=120）2.5.3 Trim BG电路图 39 BG trim的电路示意图 构成部分： Trim端口、trim电路 工作原理： 每个trim的端口都通过一个fuse电阻接到低，当把F6F10中的任何一个

28、烧断之后，输出的控制信号为高电平。F5端口的fuse烧断后，输出的控制信号为高电平。【仿真结果】图 1 Trim BG的输入信号示意图图 2 trim BG输出示意图表 5 BG_trim（含Vref数据） 表格其中1表示烧断，0表示未烧断。F5F6F7F8F9F10Vbg（V）Vref(V)1000001.140 4.560 1000011.143 4.572 1000101.147 4.588 1000111.150 4.600 1001001.154 4.616 1001011.157 4.628 1001101.160 4.640 1001111.163 4.652 1010001.1

29、67 4.668 1010011.170 4.680 1010101.174 4.696 1010111.177 4.708 1011001.180 4.720 1011011.184 4.736 1011101.187 4.748 1011111.190 4.760 1100001.194 4.776 1100011.197 4.788 1100101.200 4.800 1100111.204 4.816 1101001.207 4.828 1101011.211 4.844 1101101.214 4.856 1101111.217 4.868 1110001.221 4.884 111

30、0011.224 4.896 1110101.227 4.908 1110111.230 4.920 1111001.234 4.936 1111011.237 4.948 1111101.241 4.964 1111111.244 4.976 0000001.248 4.992 0000011.251 5.004 0000101.255 5.020 0000111.258 5.032 0001001.262 5.048 0001011.265 5.060 0001101.268 5.072 0001111.271 5.084 0010001.275 5.100 0010011.278 5.1

31、12 0010101.282 5.128 0010111.285 5.140 0011001.289 5.156 0011011.292 5.168 0011101.295 5.180 0011111.298 5.192 0100001.302 5.208 0100011.305 5.220 0100101.309 5.236 0100111.312 5.248 0101001.316 5.264 0101011.319 5.276 0101101.322 5.288 0101111.326 5.304 0110001.329 5.316 0110011.332 5.328 0110101.3

32、36 5.344 0110111.339 5.356 0111001.343 5.372 0111011.346 5.384 0111101.349 5.396 0111111.352 5.408 2.5.4 欠压锁定输出模块（UVLO电路）图 40 欠压锁定电路示意图 构成部分： UVLO电路一共包含2个部分：偏置电路、电压比较器，输出电路 工作原理：【控制电路】UVLO的控制电路是比较器输出端的一个或非门，这里主要由2个信号控制，一个是比较器的输出，另一个是控制信号线0。主要是强调0信号线的作用：（1）上电比较快时，OP端会输出一个低电平，此时只有通过O信号线输出高电平来控制UVLO的输出

33、，可参考图（2）上电比较慢时，OP端一直会输出高电平，UVLO输出为高电位。在慢速上电时，BG模块的工作电压为2.7v，而0信号线被拉低时的VCC1电压至少为3V（VCC大于3v），即在BG稳定之前，UVLO一直输出为高电位。图 41 快速上电时UVLO的启动（有控制信号）图 42 快速上电时UVLO的启动（无控制信号）【UVLO的启动控制】【偏置电路】 该偏置电路镜像前面的启动部分电流，经过放大之后，为放大器、输出电路以及BG电路提供镜像电流。【改动之处】修改之前：源N467的栅极偏置由N457 N458 N459以及N484的分压提供。经过仿真验证在低温-45°时，N467的栅极

34、为600mv，N467将不能导通，LDO模块的偏置电流将不能工作。修改之后: 增加PM5镜像P426的漏极电流，通过BG电压控制PM7将N467的栅极电压拉高，从而拉低N467的漏极电压。【比较器电路】比较器电路有一个OP构成，反相端输入VCC的分压Vuvlo，同相端输入Vbg电压，主要功能为：（1）当VCC小于8v时，Vuvlo<Vbg,反相器输出为高电位。（2）当VCC大于8v时，Vuvlo>Vbg,反相器输出为低电位。【输出电路】 该部分的功能主要是处理放大器的输出信号，也可以作为其他部分的控制信号。其中关键的地方是：在OP发生翻转之前要保证P461的栅极为低电位。否则UVL

35、O模块的功能会消失。图 43 OP电路示意图【修改之处】 下图是MAP3201的UVLO的电路，虚线圈内为修改之处。图 44 MAP3201的UVLO电路示意图修改原因： 一般情况下，UVLO正常工作时，0点处的那根线应为低电平。源电路中： N467的栅极由UVLO的电源电压通过上面的3个NMOS进行分压得到，在T=-45时，低压MOS的阈值电压变高，经过仿真验证，此时，N467的栅极电压小于其阈值开启电压，0点的电位为高电位，故需要修改。修改后的电路：在外偏置的作用下，N447先被拉低，同时PM6导通，其漏极电压为VDD，Vbg的电压为1V左右，此时PM7也导通，N467的栅极为一个较高的电

36、位，由于在PM6和PM7上存在压降，N467的栅极电压不能达到VDD，但足够开启N467，这样0点处的电位为低电位，UVLO能正常工作。经过仿真验证，在T=-45条件下，该电路也能正常工作。Vuvlo电压的计算过程：UVLO为锁定前：若流过N449的电流为I，那么其中为N449的导通电阻。现在假如，在启动电路停止工作后，N449工作在线性区，其导通电阻很小，同时R1、R2、R3的串联电阻相对较大，这里忽略。根据要求上翻电压为8V，在VDD=8时，即下翻电压比上翻电压小，说明在VDD减小过程中，当VDD=7V时，此时Vuvlo电压应该比Vbg大，才能使得VDD减小到7V时不翻转，需继续减小VDD

37、，才会翻转。同理，要求下翻电压为7V，在VDD=7V时，有可以推出可以证明，在相同VDD=7V下，下翻时的电压要比上翻时的大：假设 ，那么所以上述成立。可以通过调节R1 R2 R3来取得合适的翻转阈值，但是要保证其数值比较大，这样才能保证PMOS导通时其导通电阻可以忽略。【验证方案】（1） DC验证，直接验证在VDD=12V时，输出是否正常。（2） Tran验证，直接验证VDD从0V20V0v时，输出是否正常。0v-20v tr=1ms 20v-0v tf=0.2ms（3） Corners验证，在TA=-45/27/150下进行corners验证，其中corners主要包含：MOS RES CAP三个变量。 仿真验证：图 4