计算机组成原理PPT005

1、2第五章第五章 存储体系存储体系存储体系概述存储体系概述高速存储器高速存储器5.45.4主存储器与主存储器与CPUCPU的连接的连接5.35.35.25.25.15.1 存储保护存储保护5.85.8高速缓冲存储器高速缓冲存储器CacheCache外存储器外存储器5.75.7虚拟存储器虚拟存储器5.65.65.55.5 IA32IA32架构的存储系统举例架构的存储系统举例 本章小结本章小结5.95.9主存储器主存储器35.1 5.1 存储体系概述存储体系概述v 一个二进制位（一个二进制位（bitbit）是构成存储器的）是构成存储器的最小单位；最小单位；字字节（节（8bits8bits）是数据存储

2、的）是数据存储的基本单位基本单位。v 单元地址是内存单元的单元地址是内存单元的唯一标志唯一标志。v 存储器具有两种基本的访问操作：读和写。存储器具有两种基本的访问操作：读和写。 存储器的分类存储器的分类 主存储器的性能指标主存储器的性能指标 存储器的层次结构存储器的层次结构一一二二三三4一、存储器的分类一、存储器的分类v 1 1、计算机存储系统中的存储器分类、计算机存储系统中的存储器分类 （1 1）按存储介质分类）按存储介质分类 半导体器件：半导体器件：半导体存储器（半导体存储器（RAMRAM、ROMROM，用作，用作主存）主存） 磁性材料：磁性材料：磁表面存储器（磁盘、磁带，用作磁表面存储器

3、（磁盘、磁带，用作辅存）辅存） 光介质：光介质：光盘存储器（用作辅存）光盘存储器（用作辅存） （2 2）按存取方式分类）按存取方式分类 随机存取存储器：随机存取存储器：存储器中任何存储单元的内存储器中任何存储单元的内容都能被随机存取，且容都能被随机存取，且存取时间和存储单元的存取时间和存储单元的物理位置无关物理位置无关（主存）（主存） 顺序存取存储器：顺序存取存储器：存取时间和存储单元的物理存取时间和存储单元的物理位置有关位置有关 （磁盘、磁带）（磁盘、磁带） 相联存储器：相联存储器：按内容访问。按内容访问。5一、存储器的分类一、存储器的分类v1 1、计算机存储系统中的存储器分类、计算机存储系

4、统中的存储器分类 （3 3）按存储器的读写功能分类）按存储器的读写功能分类 只读存储器（只读存储器（ROMROM）：）：一般隐含指随机存取。一般隐含指随机存取。 读写存储器（读写存储器（RAMRAM）：）：一般隐含指随机存取。一般隐含指随机存取。 （4 4）按信息的可保存性分类）按信息的可保存性分类 永久记忆的存储器：永久记忆的存储器：又称非易失性存储器，在又称非易失性存储器，在断电后还能保存信息（辅存、断电后还能保存信息（辅存、ROMROM） 非永久记忆的存储器：非永久记忆的存储器：又称易失性存储器，在又称易失性存储器，在断电后信息丢失（主存中的断电后信息丢失（主存中的RAMRAM）6一、存

5、储器的分类一、存储器的分类 （5 5）按在计算机系统中的作用分类）按在计算机系统中的作用分类 主存储器：主存储器：又称内存，为主机的一部分，用于又称内存，为主机的一部分，用于存放系统当前正在执行的数据和程序存放系统当前正在执行的数据和程序，属于临，属于临时存储器。时存储器。 辅助存储器：辅助存储器：又称外存，为外部设备，用于又称外存，为外部设备，用于存存放暂不用的数据和程序放暂不用的数据和程序，属于永久存储器。，属于永久存储器。 CPUCPU内存储器内存储器外存储器外存储器7一、存储器的分类一、存储器的分类v2 2、计算机的主存储器分类、计算机的主存储器分类 主存的地位：主存的地位：在现代计算

6、机中，主存储器处于全在现代计算机中，主存储器处于全机的中心地位。机的中心地位。 主存的分类：要求为主存的分类：要求为随机存取随机存取、快速快速 随机读写存储器（随机读写存储器（RAMRAM） 只读存储器（只读存储器（ROMROM）掩膜式只读存储器（掩膜式只读存储器（MROMMROM）可编程只读存储器可编程只读存储器(PROM)(PROM)可擦除可编程序的只读存储器可擦除可编程序的只读存储器(EPROM)(EPROM)电可擦除的可编程序的只读存储器电可擦除的可编程序的只读存储器(E(E2 2PROM)PROM) 闪存闪存(Flash memory) (Flash memory) ：介于：介于EP

7、ROMEPROM和和E E2 2PROMPROM之间的永久性存储器之间的永久性存储器8存储器分类综述存储器分类综述9二、主存储器的性能指标二、主存储器的性能指标v 1 1、存储容量、存储容量： 指存储器可容纳的二进制信息量，描述存储容量的单指存储器可容纳的二进制信息量，描述存储容量的单位是位是字节或位字节或位。v 量化单位：量化单位： 1K1K2 21010 1M 1M2 22020 1G 1G2 23030 1T 1T2 24040v 存储器芯片的存储容量存储单元个数存储器芯片的存储容量存储单元个数每存储单元每存储单元的位数的位数 兆兆千兆千兆太太10二、主存储器的性能指标二、主存储器的性能

8、指标v 2 2、存储速度：、存储速度：由以下由以下3 3个方法来衡量。个方法来衡量。 存取时间存取时间（Memory Access TimeMemory Access Time）：指启动一次）：指启动一次存储器操作到完成该操作所需的全部时间。存取存储器操作到完成该操作所需的全部时间。存取时间愈短，其性能愈好。通常存取时间用纳秒时间愈短，其性能愈好。通常存取时间用纳秒（nsns10109 9s s）为单位。）为单位。 存储周期存储周期（Memory Cycle TimeMemory Cycle Time）：指存储器进行）：指存储器进行连续两次独立的存储器操作所需的最小间隔时间。连续两次独立的存储

9、器操作所需的最小间隔时间。 通常存取周期通常存取周期T TC C大于存取时间大于存取时间t tA A ，即，即T TC CttA A。 存储器带宽：存储器带宽：是单位时间里存储器所能存取的最是单位时间里存储器所能存取的最大信息量，存储器带宽的计量单位通常是位大信息量，存储器带宽的计量单位通常是位/ /秒秒（bpsbps）或字节）或字节/ /秒，它是衡量数据传输速率的重秒，它是衡量数据传输速率的重要技术指标。要技术指标。 11二、主存储器的性能指标二、主存储器的性能指标v 3 3、存储器的价格：、存储器的价格：用每位的价格来衡量。用每位的价格来衡量。 设存储器容量为设存储器容量为S S，总价格为

10、，总价格为C C，则位价为，则位价为C/S(C/S(分分/ /位位) )。 它不仅包含了存储元件的价格，还包括为该存储它不仅包含了存储元件的价格，还包括为该存储器操作服务的外围电路的价格。器操作服务的外围电路的价格。v 4 4、可靠性：、可靠性：指存储器正常工作（正确存取）的性能。指存储器正常工作（正确存取）的性能。v 5 5、功耗：、功耗：存储器工作的耗电量。存储器工作的耗电量。v 存储容量、速度和价格的关系：存储容量、速度和价格的关系： 速度快的存储器往往价格较高，容量也较小。速度快的存储器往往价格较高，容量也较小。 容量、速度和价格三个指标是相互制约的。容量、速度和价格三个指标是相互制约

11、的。 12三、存储器的层次结构三、存储器的层次结构访问速度越来越快访问速度越来越快存储容量越来越大，每位的价格越来越便宜存储容量越来越大，每位的价格越来越便宜13存储器的主要性能特性比较存储器的主要性能特性比较 存储器存储器层次层次通用通用寄存器寄存器Cache主主存储器存储器磁盘磁盘存储器存储器脱机脱机存储器存储器存储周期存储周期10ns1060ns60300ns1030ms220min存储容量存储容量512B8KB2MB32MB1GB1GB1TB5GB10TB价格价格很高很高较高较高高高较低较低低低材料工艺材料工艺ECLSRAMDRAM磁表面磁表面磁、光等磁、光等14RAMBUSRAMBU

12、S内存条内存条DDR DDR 内存条内存条内存内存155.2 5.2 主存储器主存储器v 特点：特点： 主存储器可以被主存储器可以被CPUCPU直接存取（访问）。直接存取（访问）。 一般由半导体材质构一般由半导体材质构成。成。 随机存取随机存取：读写任意：读写任意存储单元所用时间是存储单元所用时间是相同的，与单元地址相同的，与单元地址无关。无关。 与辅存相比，速度快，与辅存相比，速度快，价格高，容量小。价格高，容量小。v 主存的操作：主存的操作： 读存储器操作：读存储器操作： 写存储器操作：写存储器操作：165.2 5.2 主存储器主存储器v 主存储器按其主存储器按其功能功能可分为可分为RAM

13、RAM和和ROMROM。 随机读写存储器随机读写存储器RAMRAM 只读存储器只读存储器ROMROM 高性能的主存储器高性能的主存储器一一二二三三17一、随机读写存储器一、随机读写存储器RAMRAM18一、随机读写存储器一、随机读写存储器RAMRAM 静态存储器（静态存储器（SRAMSRAM）1 1 动态存储器（动态存储器（DRAMDRAM）2 2 SRAM SRAM和和DRAMDRAM的对比的对比3 3191 1、静态存储器（、静态存储器（SRAMSRAM）静态存储器静态存储器（SRAMSRAM）（1 1）SRAMSRAM存储位元存储位元（2 2）SRAMSRAM存储器存储器（3 3）SRA

14、MSRAM存储器的特点存储器的特点20（1 1）SRAMSRAM存储位元存储位元v “1” “1” 状态：状态：T1T1截止，截止，T2T2导通导通v “0”0”状态：状态： T2T2截止，截止，T1T1导通导通六管六管MOSMOS静态存储器结构静态存储器结构21（2 2）SRAMSRAM存储器存储器v地址译码方式：地址译码方式： 线性译码方式：线性译码方式：n n位地址线，经位地址线，经过一维译码后，过一维译码后，有有2 2n n根选择线。根选择线。 双向译码方式双向译码方式22（2 2）SRAMSRAM存储器存储器 双向译码方双向译码方式：式：n n位地址位地址分为行、列分为行、列地址分别

15、译地址分别译码码232114 SRAM2114 SRAM存储器存储器v 1K1K4 4位位2114地址线地址线10根根数据线数据线4根根A9A0D3D0CSWE片选线片选线写使能写使能24（3 3）SRAMSRAM存储器的特点存储器的特点v 使用使用双稳态触发器双稳态触发器表示表示0 0和和1 1代码。代码。v 电源不掉电电源不掉电的情况下，信息稳定保持（静态）。的情况下，信息稳定保持（静态）。v 存取速度快，集成度低（容量小），价格高。存取速度快，集成度低（容量小），价格高。v 常用作高速缓冲存储器常用作高速缓冲存储器CacheCache。252 2、动态存储器（、动态存储器（DRAMDRA

16、M）（4）（3）（2 2）（1 1）DRAMDRAM存储位元存储位元DRAMDRAM存储器存储器DRAMDRAM的刷新方式的刷新方式DRAMDRAM存储器的特点存储器的特点26（1 1）DRAMDRAM存储位元存储位元v “1”“1”状态：状态：电容电容C C上有电上有电荷荷v “0”0”状态：状态：电容电容C C上无电上无电荷荷v 再生：再生：读出后信息可能被读出后信息可能被破坏，需要重写。破坏，需要重写。v 刷新：刷新：经过一段时间后，经过一段时间后，信息可能丢失，需要重写。信息可能丢失，需要重写。单管单管MOSMOS动态存储器结构动态存储器结构27（2 2）DRAMDRAM存储器存储器4

17、M4位的位的DRAM 28DRAMDRAM的读的读/ /写过程写过程29（3 3）DRAMDRAM的刷新方式的刷新方式v 刷新周期：刷新周期：从上一次刷新结束到下一次对整个从上一次刷新结束到下一次对整个DRAMDRAM全部刷新一遍为止，这一段时间间隔称为刷新周期。全部刷新一遍为止，这一段时间间隔称为刷新周期。v 刷新操作：刷新操作：即是即是按行来执行内部的读操作按行来执行内部的读操作。由刷新。由刷新计数器产生行地址，选择当前要刷新的行，计数器产生行地址，选择当前要刷新的行，读即刷读即刷新新，刷新一行所需时间即是一个存储周期。，刷新一行所需时间即是一个存储周期。v 刷新行数：刷新行数：单个芯片的

18、单个矩阵的行数。单个芯片的单个矩阵的行数。 对于内部包含多个存储矩阵的对于内部包含多个存储矩阵的芯片芯片，各个矩阵的，各个矩阵的同一行是被同时刷新的。同一行是被同时刷新的。 对于对于多个芯片多个芯片连接构成的连接构成的DRAMDRAM，DRAMDRAM控制器将选控制器将选中所有芯片的同一行来进行逐行刷新。中所有芯片的同一行来进行逐行刷新。v 单元刷新间隔时间：单元刷新间隔时间：DRAMDRAM允许的最大信息保持时间；允许的最大信息保持时间；一般为一般为2ms2ms。v 刷新方式刷新方式：集中式刷新、分散式刷新和异步式刷新。：集中式刷新、分散式刷新和异步式刷新。30集中式刷新集中式刷新例：例：6

19、4K64K1 1位位DRAMDRAM芯片中，存储电路由芯片中，存储电路由4 4个独立的个独立的128128128128的存储矩阵组成。设存储器存储周期为的存储矩阵组成。设存储器存储周期为500ns500ns，单元刷新间隔是，单元刷新间隔是2ms2ms。 v 在在2ms2ms单元刷新间隔时间内，集中对单元刷新间隔时间内，集中对128128行刷新一遍，行刷新一遍，所需时间所需时间128128500ns=64s500ns=64s，其余时间则用于访问，其余时间则用于访问操作。操作。v 在内部刷新时间（在内部刷新时间（64s64s）内，不允许访存，这段时）内，不允许访存，这段时间被称为间被称为死时间死时

20、间。31分散式刷新分散式刷新v 在任何一个存储周期内，分为访存和刷新两个子周期。在任何一个存储周期内，分为访存和刷新两个子周期。 访存时间内，供访存时间内，供CPUCPU和其他主设备访问。和其他主设备访问。 在刷新时间内，对在刷新时间内，对DRAMDRAM的某一行刷新。的某一行刷新。v 存储周期为存储周期为存储器存储周期的两倍存储器存储周期的两倍，即，即500ns500ns2 21 s1 s。v 刷新周期缩短，刷新周期缩短，为为128128 1 s 1 s 128 s128 s。在。在2ms2ms的单元刷新间隔时间内，对的单元刷新间隔时间内，对DRAMDRAM刷新了刷新了2ms2ms128s1

21、28s遍。遍。32v异步刷新采取折中的办法，在异步刷新采取折中的办法，在2ms2ms内分散地把各行刷新内分散地把各行刷新一遍。一遍。v避免了分散式刷新中不必要的多次刷新，提高了整机避免了分散式刷新中不必要的多次刷新，提高了整机速度；同时又解决了集中式刷新中速度；同时又解决了集中式刷新中“死区死区”时间过长的时间过长的问题。问题。v刷新信号的周期为刷新信号的周期为2ms/128=15.625s2ms/128=15.625s。让刷新电路每。让刷新电路每隔隔15s15s产生一个刷新信号，刷新一行。产生一个刷新信号，刷新一行。异步式刷新异步式刷新33（4 4）DRAMDRAM存储器的特点存储器的特点v

22、 使用半导体器件中分布电容上有无电荷来表示使用半导体器件中分布电容上有无电荷来表示0 0和和1 1代代码。码。 v 电源不掉电电源不掉电的情况下，信息也会丢失，因此需要不断的情况下，信息也会丢失，因此需要不断刷新刷新。v 存取速度慢，集成度高（容量大），价格低。存取速度慢，集成度高（容量大），价格低。v 常用作内存条。常用作内存条。343 3、SRAMSRAM和和DRAMDRAM的对比的对比比较内容比较内容SRAMSRAMDRAMDRAM存储信息存储信息0 0和和1 1的方式的方式双稳态触发器双稳态触发器极间电容上的电荷极间电容上的电荷电源不掉电时电源不掉电时 信息稳定信息稳定信息会丢失信息会

23、丢失刷新刷新不需要不需要需要需要集成度集成度低低高高容量容量小小大大价格价格高高低低速度速度快快慢慢适用场合适用场合CacheCache主存主存35二、只读存储器二、只读存储器ROMROMvMROMvPROMvEPROMvE2PROMvFlash Memory36几种非易失性存储器的比较几种非易失性存储器的比较 存储器存储器类别类别擦除方式擦除方式能否单字能否单字节修改节修改写机制写机制MROM只读只读不允许不允许否否掩膜位写掩膜位写PROM写一次读多次写一次读多次不允许不允许否否电信号电信号EPROM写多次读多次写多次读多次紫外线擦除，紫外线擦除，脱机改写脱机改写否否电信号电信号E2PROM

24、 写多次读多次写多次读多次电擦除，在线电擦除，在线改写改写能能电信号电信号Flash Memory写多次读多次写多次读多次电擦除，在线电擦除，在线改写改写否否电信号电信号375.3 5.3 主存储器与主存储器与CPUCPU的连接的连接 背景知识背景知识存储芯片简介存储芯片简介 存储器容量扩展的三种方法存储器容量扩展的三种方法 主存储器与主存储器与CPUCPU的连接的连接一一二二三三38一、背景知识存储芯片简介v 存储芯片的引脚封装存储芯片的引脚封装39二、存储器容量扩展的三种方法3 3、字位扩展字位扩展2、字扩展字扩展1 1、位扩展位扩展从字长和字数方向扩展从字长和字数方向扩展从字长方向扩展从

25、字长方向扩展从字数方向扩展从字数方向扩展401、位扩展v 要求：用要求：用1K1K4 4位的位的SRAMSRAM芯片芯片 1K1K8 8位的位的SRAMSRAM存储存储器器 411、位扩展v 容量容量= 2= 210108 8位位v 举例验证举例验证: : 读地址为读地址为0 0 的存储单元的的存储单元的内容内容421、位扩展v 要点：要点：v （1 1）芯片的地址线）芯片的地址线A A、读写控制信号、读写控制信号WE#WE#、片选信号、片选信号CS#CS#分别连在一起；分别连在一起； v （2 2）芯片的数据线）芯片的数据线D D分别对应于所搭建的存储器的高分别对应于所搭建的存储器的高若干位

26、和低若干位。若干位和低若干位。432、字扩展v要求：要求： 用用1K1K位的位的SRAMSRAM芯片芯片 2K2K8 8位的位的SRAMSRAM存储器存储器 442、字扩展v 分析地址：分析地址： A A1010用于选择芯片用于选择芯片 A A9 9AA0 0用于选择芯片用于选择芯片内的某一存储单元内的某一存储单元452、字扩展v容量容量= 2= 21111 8 8位位v举例验证举例验证: :读地址为读地址为 0 0的的存储单元的内存储单元的内容容读地址为读地址为 10 0 10 0 的存的存储单元储单元 的内的内容容462、字扩展v 要点：要点：v （1 1）芯片的数据线）芯片的数据线D D

27、、读写控制信号、读写控制信号WE#WE#分别连在一分别连在一起起; ; v （2 2）存储器地址线）存储器地址线A A的低若干位连接各芯片的地址线的低若干位连接各芯片的地址线; ;v （3 3）存储器地址线）存储器地址线A A的高若干位作用于各芯片的片选的高若干位作用于各芯片的片选信号信号CS#CS#。473、字位扩展v 需扩展的存储器容量为需扩展的存储器容量为M M N N位位 , , 已有芯片的容量为已有芯片的容量为L L K K位位 (LM,KN)(LM,KN)v 用用M/L M/L 组组 芯片进行字扩展芯片进行字扩展; ;v 每组内有每组内有N/K N/K 个个 芯片进行位扩展芯片进行

28、位扩展。48v 1 1、根据、根据CPUCPU芯片提供的地址线数目，确定芯片提供的地址线数目，确定CPUCPU访存的访存的地址范围，并写出相应的二进制地址码；地址范围，并写出相应的二进制地址码；v 2 2、根据地址范围的容量，确定各种类型存储器芯片、根据地址范围的容量，确定各种类型存储器芯片的数目和扩展方法；的数目和扩展方法；v 3 3、分配、分配CPUCPU地址线。地址线。CPUCPU地址线的低位地址线的低位（数量存储（数量存储芯片的地址线数量）直接连接存储芯片的地址线；芯片的地址线数量）直接连接存储芯片的地址线；CPUCPU高位地址线高位地址线皆参与形成存储芯片的片选信号；皆参与形成存储芯

29、片的片选信号；v 4 4、连接数据线、连接数据线、R/W#R/W#等其他信号线，等其他信号线，MREQ#MREQ#信号一般信号一般可用作地址译码器的使能信号。可用作地址译码器的使能信号。v 需要说明的是，主存的扩展及与需要说明的是，主存的扩展及与CPUCPU连接在做法上并连接在做法上并不唯一，应该具体问题具体分析不唯一，应该具体问题具体分析 三、主存储器与CPU的连接49例51v 例例5-15-1：设：设CPUCPU有有1616根地址线，根地址线，8 8根数据线，并用根数据线，并用MREQ#MREQ#作访存控制信号（低电平有效），用作访存控制信号（低电平有效），用R/W#R/W#作读作读/ /

30、写控制信号（高电平为读，低电平为写）。现有下写控制信号（高电平为读，低电平为写）。现有下列存储芯片：列存储芯片：1K1K* *4 4位位SRAMSRAM；4K4K* *8 8位位SRAMSRAM；8K8K* *8 8位位SRAMSRAM；2K2K* *8 8位位ROMROM；4K4K* *8 8位位ROMROM；8K8K* *8 8位位ROMROM；及；及3 3：8 8译码器和各种门电路。译码器和各种门电路。v 要求：主存的地址空间满足下述条件：最小要求：主存的地址空间满足下述条件：最小8K8K地址地址为系统程序区（为系统程序区（ROMROM区），与其相邻的区），与其相邻的16K16K地址为用

31、地址为用户程序区（户程序区（RAMRAM区），最大区），最大4K4K地址空间为系统程序区地址空间为系统程序区（ROMROM区）。区）。v 请画出存储芯片的片选逻辑，存储芯片的种类、片请画出存储芯片的片选逻辑，存储芯片的种类、片数数v 画出画出CPUCPU与存储器的连接图。与存储器的连接图。50：首先根据题目的地址范围写出相应的二进制地址码。：首先根据题目的地址范围写出相应的二进制地址码。51解题v 第二步：选择芯片第二步：选择芯片 最小最小8K8K系统程序区系统程序区8K8K* *8 8位位ROMROM，1 1片片 16K16K用户程序区用户程序区8K8K* *8 8位位SRAMSRAM， 2

32、 2片；片； 4K4K系统程序工作区系统程序工作区4K4K* *8 8位位SRAMSRAM， 1 1片。片。v 第三步，分配第三步，分配CPUCPU地址线。地址线。 CPUCPU的低的低1313位地址线位地址线A A1212AA0 0与与1 1片片8K8K* *8 8位位ROMROM和两片和两片8K8K* *8 8位位SRAMSRAM芯片提供的地址线相连；将芯片提供的地址线相连；将CPUCPU的低的低1212位地址线位地址线A11A0A11A0与与1 1片片4K4K* *8 8位位SRAMSRAM芯片提供的芯片提供的地址线相连。地址线相连。v 第四步，译码产生片选信号。第四步，译码产生片选信号

33、。5253例52v 例例5-25-2： 设有若干片设有若干片256K256K8 8位的位的SRAMSRAM芯片，问如何芯片，问如何构成构成2048K2048K3232位的存储器？需要多少片位的存储器？需要多少片RAMRAM芯片？芯片？该存储器需要多少根地址线？画出该存储器与该存储器需要多少根地址线？画出该存储器与CPUCPU连连接的结构图，设接的结构图，设CPUCPU的接口信号有地址信号、数据信的接口信号有地址信号、数据信号、控制信号号、控制信号MREQ#MREQ#和和R/W#R/W#。v 解：采用字位扩展的方法。解：采用字位扩展的方法。 SRAMSRAM芯片个数：芯片个数：2048K/256

34、K 2048K/256K 32/8 = 3232/8 = 32片片 每每4 4片一组进行位扩展，共片一组进行位扩展，共8 8组芯片进行字扩展组芯片进行字扩展 片选：该存储器需要片选：该存储器需要2121条地址线条地址线A A2020A A0 0，其中高，其中高3 3位用于芯片选择接到位用于芯片选择接到74LS13874LS138芯片的芯片的CBACBA，低，低1818位接到存储器芯片地址。位接到存储器芯片地址。 MREQ#MREQ#：作为译码器的使能信号。：作为译码器的使能信号。54555.4 高速存储器 v 解决问题：弥补CPU与主存速度上的差异。v 从存储器角度，解决问题的有效途径： 主存

35、采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长； 采用并行操作的多端口存储器； 在CPU和主存之间加入一个高速缓冲存储器（Cache），以缩短读出时间； 在每个存储器周期中存取几个字（多体交叉存储）。 565.4 高速存储器 双端口存储器 多体交叉存储器 相联存储器一一二二三三57v 特点：同一个存储器具有两组相互独立的读写控制线路，允许两个独立的CPU或控制器同时异步地访问存储单元，是一种高速工作的存储器。其最大的特点是存储数据共享。v 结构特点：具有左右两个端口，每一个端口都有自己的片选控制信号和输出使能控制信号。 v 访问冲突：当左端口和右端口的地址不相同时，在两个端口上同时

36、进行读写操作，不会发生冲突。若左、右端口同时访问相同的存储单元，则会发生读写冲突。v 解决方法：判断逻辑决定对哪个端口优先进行读写操作，而暂时关闭另一个被延迟的端口，即置其忙信号BUSY#=0。一、双端口存储器582K2K1616位双端口存储器位双端口存储器IDT7133IDT7133的逻辑框图的逻辑框图 59二、多体交叉存储器 v 特点：通过改进主存的组织方式，在不改变存储器存取周期的情况下，提高存储器的带宽。v 结构特点：多体交叉存储器由M个的存储体（或称存储模块）组成，每个存储体有相同的容量和存取速度，又有各自独立的地址寄存器、地址译码器、读写电路和驱动电路。v 编址方法：交叉编址，即任

37、何两个相邻地址的物理单元不属于同一个存储体，一般在相邻的存储体中；同一个存储体内的地址都是不连续的。60顺序编址 61交叉编址6263v 访问：CPU同时送出的M个地址，只要他们分属于M个存储体，访问就不会冲突；由存储器控制部件控制它们分时使用数据总线进行信息传递。v 适合采用流水线方式并行存取，虽然每个存储体的存储周期没变，但是当CPU连续访问一个字块时，可以大大提高存储器的带宽。二、多体交叉存储器64二、多体交叉存储器65v 特点：按内容访问的存储器，即在相联存储器中，一个字是通过它的部分内容而不是它的地址进行检索的。v 适用于快速查询的场合。 三、相联存储器66相联存储器的基本组成相联存

38、储器的基本组成 相联存储器检索举例相联存储器检索举例 675.5 高速缓冲存储器Cache Cache的基本原理主存与Cache的地址映射方式替换算法写策略Cache的多层次设计68一、Cache的基本原理 Cache的工作原理Cache的特点Cache的命中率123691、Cache的特点v Cache是指位于CPU和主存之间的一个高速小容量的存储器，一般由SRAM构成。 v Cache功能：用于弥补CPU和主存之间的速度差异，提高CPU访问主存的平均速度。v 设置Cache的理论基础，是程序访问的局部性原理。v Cache的内容是主存部分内容的副本，Cache的功能均由硬件实现，对程序员是

39、透明的。702、Cache的工作原理CacheCache、主存与、主存与CPUCPU的关系的关系 v Cache的速度比主存快510倍。CPU主存Cache字传送块传送71Cache的原理图72vCPU在读写存储器时，Cache控制逻辑首先要依据地址来判断这个字是否在Cache中，若在Cache中，则称为“命中”；若不在，则称为“不命中”。v针对命中/不命中、读/写操作，Cache的处理是不同的：读命中：立即从Cache读出送给CPU；读不命中：通常有两种解决方法： A）将主存中该字所在的数据块复制到Cache中，然后再把这个字传送给CPU； B）把此字从主存读出送到CPU，同时，把包含这个字

40、的数据块从主存中读出送到Cache中。Cache的读写操作73 写不命中：直接将该字写入主存中，且不再调入Cache； 写命中：通常也有两种方法进行处理： 写贯穿方法：同时对Cache和主存进行写操作； 写回：只写Cache，仅当此Cache块被替换时，才将该块写入主存Cache的读写操作743、Cache的命中率v 命中率指CPU访问主存数据时，命中Cache的次数，占全部访问次数的比率；失效率就指不命中Cache的次数，占全部访问次数的比率。命中率h取决于程序的行为、Cache的容量、组织方式、块大小。v 在一个程序执行期间，设Nc表示Cache完成存取的总次数，Nm表示主存完成存取的总次

41、数，则命中率：mccNNNh mcath1htt）（ ）（）（cmcatth1htt v 若tc表示Cache的访问时间，tm表示主存的访问时间，则Cache/主存系统的平均访问时间ta为：v Cache/主存系统的访问效率e:actte 75二、主存与Cache的地址映射方式v 讨论的问题：如何根据主存地址，判断Cache有无命中并变换为Cache的地址，以便执行读写。有三种地址映射方式：v 讨论前提：Cache的数据块称为行，主存的数据块称为块，行与块是等长的；主存容量为2m块，Cache容量为2c行，每个字块中含2b字。 直接映射直接映射1 1 全相联映射全相联映射2 2 组相联映射组相

42、联映射3 3761、直接映射v 特点：是一种多对一的映射关系：主存的第i块一定映射到Cache的第j行，且：cij2modv 优点：映射方式简单，易实现。v 缺点：机制不灵活，Cache命中率低。77c2DIVik 标记标记K：782、全相联映射v 特点：是多对多的映射关系：对于主存的任何一块均可以映射到Cache的任何一行。v 优点：机制灵活，命中率高。v 缺点：比较器电路难于设计和实现，因此只适合于小容量的Cache。79803、组相联映射v 特点：将Cache的行分成2c-r组，每组2r行。主存的字块存放到Cache中的哪个组是固定的，至于映射到该组哪一行是灵活的，即有如下函数关系：k2

43、)2modi (jrrc 其中 0k2r-1v 优点：大大增加了映射的灵活性，主存中一块可映射到Cache 的2r块，提高了命中率。每次比较只是进行2r路比较，r 较小时，硬件开销不是很大。v 组相联映像通常采用2路、4路和8路比较，即取r=1,r=2,r=3。8182v1、随机替换算法v2、先进先出算法（FIFO）v3、最近最少使用算法（LRU） 该算法统计哪一个Cache行是近段时间使用次数最少的Cache行，需替换时就将它替换出去。 LRU替换算法可以通过为每个Cache行设置一个计数器来实现LRU替换算法，Cache每命中一次，命中行的计数器被清零，其他行的计数器加1，需要替换的话，就

44、将计数器值最大的行替换出去。 三、替换算法83四、写策略四、写策略v 常用的写策略通常有写贯穿和写回两种 v 写贯穿策略 当CPU写Cache命中时，所有写操作既对Cache也对主存进行；当CPU写Cache不命中时，直接写主存，有两种做法：其一，不将该数据所在的块拷贝到Cache行，称为WTNWA法；其二，将该数据所在块拷贝到Cache的某行，称为WTWA法。 84四、写策略四、写策略v 写回策略（Write Back） 当CPU写Cache命中时，写操作只是对Cache进行，而不修改主存的相应内容，仅当此Cache行被换出时，相应的主存内容才被修改；当CPU写Cache不命中时，先将该数据所在块拷贝到Cache的某行，余下操作与Cache写命中时相同。 为了区别Cache行是否被改写过，应为每个Cache行设置一个修改位，CPU修改Cache行时，标记其修改位，当此Cache行被换出时，判别此Cache行的修改位，从而决定是否将Cache行数据写回主存相应单元。 85四、写策略四