数字电子技术基础习题及答案

1、数字电子技术习题一.单项选择题：1 十进制数 128 的 8421BCD 码是（）。A.10000000B. 000100101000C.100000000D.1001010002.已知函数F 的卡诺图如图1-1,试求其最简与或表达式3.已知函数的反演式为，其原函数为（）。AB CD4对于 TTL 数字集成电路来说，下列说法那个是错误的：（A） 电源电压极性不得接反，其额定值为 5V ；（B） 不使用的输入端接 1；（C）输入端可串接电阻，但电阻值不应太大；（D）OC 门输出端可以并接。5欲将正弦信号转换成与之频率相同的脉冲信号，应用A.T ，触发器B. 施密特触发器C.A/D 转换器D. 移

2、位寄存器6下列 A/D 转换器中转换速度最快的是（）。A. 并联比较型B.双积分型C.计数型D.逐次渐近型7. 一个含有 32768 个存储单元的 ROM，有 8 个数据输出端，其地址输入端有（）个。A.10B.11C.12D.8I OL(max)I OH(max)A. 1精选文库8. 如图 1-2，在 TTL 门组成的电路中， 与非门的输入电流为 I iL 1mA ? I iH 20 A 。 G1 输 出 低 电 平 时 输 出 电 流 的最 大 值 为=10mA，输出高电平时最大输出电流为 =0.4mA 。门 G1 的扇出系数是（ ）。B.4C.5D.109.十数制数 2006.375 转

3、换为二进制数是：A. 11111010110.011B. 1101011111.11C. 11111010110.11D. 1101011111.01110. TTL 或非门多余输入端的处理是 :A. 悬空B. 接高电平C. 接低电平D.接”1”二. 填空题 ( 每小题 2 分，共 20 分)1. CMOS 传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将 _。2. 写出四种逻辑函数的表示方法：_;3. 逻辑电路中 , 高电平用 1 表示 , 低电平用 0 表示 , 则称为 _逻辑 ;4. 把 JK 触发器改成 T 触发器的方法是 _。5. 组合逻辑电路是指电路的输出仅由当前的 _决定

4、。6. 5 个地址输入端译码器，其译码输出信号最多应有_个。7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做_。8一片 ROM 有 10 根地址线，8 根数据输出线， ROM 共有 _个存储单元。9N 个触发器组成的计数器最多可以组成_进制的计数器。8. 基本 RS 触发器的约束条件是 _。三电路分析题（ 36 分）-2精选文库1.图 3-1(a)所示电路 , 移位寄存器原来的数据是，数据从Di 顺序输入到移位寄存器,试问 :(1) 在图 3-1(b)所示输入波形作用下 ,在 T 1 到 T 2 期间 ,输出端 X、Y 的波形 ?(2) 该电路的逻辑功能（?12 分）2. 图 3-2

5、为两个时钟发生器 , 图中 R1=510, R2=10K,C=0.1uF 。（12分）（1） 写出 JK 触发器的状态方程及输出 V1 、V2 的表达式；（2） 画出 555 定时器的输出 VO以及 V1 、V2 的波形；（3） 计算 V1 的周期和脉冲宽度 Tw. 555 定时器功能表-3精选文库46脚2脚37脚脚脚0××0导通1>2/3 VCC>1/3 VCC0导通1<2/3 VCC>1/3 VCC不不变变1<2/3 VCC<1/3 VCC1截止1>2/3 VCC<1/3 VCC1截止3双积分A/D 转换器如图3-3 所示

6、 ,试回答以下问题:（ 12 分）(1)若被测电压Vi 的最大值为2V,要求分辩率小于0.1mV, 问二进制计数器是多少位的 ?(2) 若时钟脉冲频率为200kHz, 则对 Vi 进行采样的时间T 1 为多长 ?(3)若时钟脉冲频率为200kHz, 已知,输出电压Vo 的最大值为 5V, 积分时间常数是多少 ?-4精选文库四电路设计题 (24 分)1）试用一片双 4 选 1 的数据选择器 74LS153 和必要的门电路， 设计下面逻辑函数，并在器件图上画出相应的电路图。（ 10 分）双 4 选 1 的数据选择器 74LS153 器件的器件图和功能表输入输出（ ）（）0（0） 00（）0（ ）0

7、1（）00（0） 10（）0（ ）11（）01（1） XX0 （0）-5精选文库2. 试用 JK 触发器和门电路设计一个十三进制的计数器 , 并检查设计的电路能否自启动。 (14 分)-6精选文库<<数字电子技术 >>答案一 . 单项选择题：（在每小题的备选答案中选出一个正确的答案， 并将正确答案的字母填入下表中对应的格子里。 每小题 2 分，共 20 分。）题号12345678910答案BCBBBACDAC二. 填空题 ( 每小题 2 分，共 20 分)1. CMOS 传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将增大。2. 逻辑函数的四种表示方法是真值表、

8、 逻辑电路图、 逻辑函数式、 卡诺图。3. 逻辑电路中 , 高电平用 1 表示 , 低电平用 0 表示 , 则称为正逻辑 ;4. 把 JK 触发器改成 T 触发器的方法是 J=K=T 。5. 组合逻辑电路是指电路的输出仅由当前的输入决定。6.5 变量输入译码器，其译码输出信号最多应有32 个。7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做竞争冒险现象。8一片 ROM 有 10 根地址线， 8 根数据输出线， ROM 共有 8192 个存储单元。9N 个触发器组成的计数器最多可以组成2n 进制的计数器。8. 基本 RS 触发器的约束条件是 RS=0。三电路分析题（ 36 分）1.图 3

9、-1(a)所示电路 , 移位寄存器原来的数据是，数据从Di 顺序输入到移位寄存器,试问 :-7精选文库在图 3-1(b)所示输入波形作用下 ,在 T 1 到 T 2 期间 ,输出端 X、Y 的波形 ?（12分）(1)-8精选文库2. 图 3-2 为两个时钟发生器 , 图中 R1=510, R2=10K,C=0.1uF 。（12分）（1） 写出触发器的状态方程及输出 V1、V2 的方程；（2） 画出 555 定时器的输出 VO以及 V1 、V2 的波形；（3） 计算 V1 的周期和脉冲宽度 Tw.（ 1）,（ 2）-9精选文库（ 3）3双积分 A/D 转换器如图 3-3 所示 ,试回答以下问题

10、: （12 分）(1)若被测电压 Vi 的最大值为 2V, 要求可分辩的电压小于 0.1mV, 问二进制计数器是多少位的 ?(2)若时钟脉冲频率为200kHz, 则对 Vi 进行采样的时间T 1 为多长 ?(3)若时钟脉冲频率为200kHz, 已知,输出电压Vo 的最大值为 5V, 积分时间常数是多少 ?(1)，所以(2)-10精选文库(3), 所以四电路设计题 (24 分)1）试用一片双 4 选 1 的数据选择器 74LS153 和必要的门电路， 设计下面逻辑函数，并在器件图上画出相应的电路图。（ 10 分）双 4 选 1 的数据选择器 74LS153 器件的器件图和功能表输入输出（ ）（）0（ ）00（）00（0） 01（）0（ ）10（）00（0） 11（）1（ ） XX0（）10令.则-11精选文库2. 试用 JK 触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。 (14 分)解：根据题意，得状态转换图如下：所以：能自启动。因为：评分标准 2007.1（本科）一. 单项选择题：每小题 2 分，共 20 分。-12精选文库二 . 填空题 : 每小题 2 分，共 20 分。三电路分析题1共 12 分，其中写出触发器的激励方程或输出 X、Y 的逻辑式3 分画对Q2Q1Q0的波形3分画对两个触发器的输入端D 的波形3分画对输出X、Y的