第九讲 只读存储器闪速存储器和存储器于CPU的连接ppt课件

1、精选课件主存储器（二）主存储器（二）只读存储器及存储器与只读存储器及存储器与CPU的连接的连接精选课件l只读存储器l闪速存储器l存储器与CPU的连接存储器容量的扩展CPU与存储器的连接存储器举例精选课件二二. .只读存储器只读存储器1.ROM1.ROM的分类的分类 缺点缺点不能重写不能重写只能一次只能一次性改写性改写只读存储器只读存储器 掩模式掩模式 (ROM)一次编程一次编程(PROM) 多次编程多次编程(EPROM)(EEPRPM)定义定义数据在芯片制造过程数据在芯片制造过程中就确定中就确定 用户可自行改变产品用户可自行改变产品中某些存储元中某些存储元 可以用紫外光照可以用紫外光照 射射或

2、电擦除原来的数据，或电擦除原来的数据，然后再重新写入新的数然后再重新写入新的数据据优点优点 可靠性和集成度可靠性和集成度高，价格便宜高，价格便宜 可以根据用户需要可以根据用户需要编程编程 可以多次改写可以多次改写ROM中的内容中的内容闪速存储器闪速存储器Flash memory精选课件(1) (1) 掩模式掩模式ROMROM 采用掩模工艺制成，其内容由厂方生产时写入，采用掩模工艺制成，其内容由厂方生产时写入，用户只能读出使用而不能改写。用户只能读出使用而不能改写。有有MOSMOS管的位管的位表示存表示存1 1，没有没有MOSMOS管的位管的位表示存表示存0 0。精选课件精选课件精选课件 （2）

3、. PROM (一次性编程一次性编程) VCC行线行线列线列线熔丝熔丝写写“0”时：时： 烧断熔烧断熔丝丝写写“1”时：时： 保留熔保留熔丝丝精选课件（ 3）. EPROM (多次性编程多次性编程 ) (1) N型沟道浮动栅型沟道浮动栅 MOS 电路电路G 栅极栅极S 源源D 漏漏紫外线全部擦洗紫外线全部擦洗D 端加正电压端加正电压形成浮动栅形成浮动栅S 与与 D 不导通为不导通为 “0”D 端不加正电压端不加正电压不形成浮动栅不形成浮动栅S 与与 D 导通为导通为 “1”SGDN+N+P基片基片GDS浮动栅浮动栅SiO2+ + + + +_ _ _ 精选课件控制逻辑控制逻辑Y 译码译码X 译

4、译码码数据缓冲区数据缓冲区Y 控制控制128 128存储矩阵存储矩阵PD/ProgrCSA10A7A6A0DO0DO7112A7A1A0VSSDO2DO0DO127162413VCCA8A9VPPCSA10PD/ProgrDO3DO7(2) 2716 EPROM 的逻辑图和引脚的逻辑图和引脚PD/ProgrPD/Progr功率下降功率下降 / 编程输入端编程输入端 读出时读出时 为为 低电平低电平精选课件(4) (4) 电擦可编程只读存储器电擦可编程只读存储器EEPROMEEPROM 若若V VG G为正电压，第一浮空栅极与漏极之间产生隧道效应，使为正电压，第一浮空栅极与漏极之间产生隧道效应，

5、使电子注入第一浮空栅极，即编程写入。电子注入第一浮空栅极，即编程写入。 若使若使V VG G为负电压，强使第一级浮空栅极的电子散失，即擦除。为负电压，强使第一级浮空栅极的电子散失，即擦除。 EEPROM EEPROM的编程与擦除电流很小的编程与擦除电流很小, ,可用普通电源供电可用普通电源供电, ,而且擦除而且擦除可按字节进行。可按字节进行。 它的主要它的主要特点是能在特点是能在应用系统中应用系统中在线改写，在线改写，断电后信息断电后信息保存，因此保存，因此目前得到广目前得到广泛应用。泛应用。第一级浮空栅第一级浮空栅第二级浮空栅第二级浮空栅基片源极- - - - - - -漏极电极导体控制栅极

6、二氧化硅精选课件三三. .闪速存储器闪速存储器1.1.什么是闪速存储器什么是闪速存储器? ?Flash Memory 闪速存储器是一种高密度、非易失性的读闪速存储器是一种高密度、非易失性的读/写半导写半导体存储器，它突破了传统的存储器体系，改善了现有体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。存储器的特性。特点：特点：固有的非易失性固有的非易失性(2) 廉价的高密度廉价的高密度(3) 可直接执行可直接执行(4) 固态性能固态性能精选课件2 2. . FLASH存储元存储元 精选课件3、FLASH存储器基本操作存储器基本操作 (1).编程操作编程操作 :实际上是写操作。所有存储元

7、的原始实际上是写操作。所有存储元的原始状态均处状态均处“1”状态，这是因为擦除操作时控制栅不状态，这是因为擦除操作时控制栅不加正电压。编程操作的目的是为存储元的浮空栅补充加正电压。编程操作的目的是为存储元的浮空栅补充电子，从而使存储元改写成电子，从而使存储元改写成“0”状态。如果某存储状态。如果某存储元仍保持元仍保持“1”状态，则控制栅就不加正电压。状态，则控制栅就不加正电压。 精选课件(2).读取操作读取操作:控制栅加上正电压。浮空栅上的负电荷控制栅加上正电压。浮空栅上的负电荷量将决定是否可以开启量将决定是否可以开启MOS晶体管。如果存储元原晶体管。如果存储元原存存1，可认为浮空栅不带负电，

8、控制栅上的正电压足，可认为浮空栅不带负电，控制栅上的正电压足以开启晶体管。如果存储元原存以开启晶体管。如果存储元原存0，可认为浮空栅带，可认为浮空栅带负电，控制栅上的正电压不足以克服浮动栅上的负电负电，控制栅上的正电压不足以克服浮动栅上的负电量，晶体管不能开启导通。量，晶体管不能开启导通。 精选课件源极源极S上的正电压吸上的正电压吸收浮空栅中的电子，收浮空栅中的电子，从而使全部存储元从而使全部存储元变成变成1状态。状态。 精选课件精选课件 用用 1K 4位位 存储芯片组成存储芯片组成 1K 8位位 的存储器的存储器？片？片五、存储器与五、存储器与 CPU 的连接的连接 1. 存储器容量的扩展存

9、储器容量的扩展 (1) 位扩展位扩展（增加存储字长）（增加存储字长）10根地址线根地址线8根数据线根数据线DDD0479AA021142114CSWE2片片精选课件A0A12D0D7位扩展法总结：位扩展法总结： 只加大字长，而存储器的字数与存储器芯片字数一只加大字长，而存储器的字数与存储器芯片字数一致致, 对片子没有选片要求。对片子没有选片要求。地址线地址线需需 13 根根 数据线数据线 8 根根 控制线控制线 WR接存储器的接存储器的WE 精选课件 (2) 字扩展（增加存储字的数量）字扩展（增加存储字的数量） 用用 1K 8位位 存储芯片组成存储芯片组成 2K 8位位 的存储器的存储器11根

10、地址线根地址线8根数据线根数据线？片？片2片片1K 8 8位位1K 8 8位位D7D0WEA1A0A9CS0A10 1CS1精选课件2:416K 816K 816K 816K 8用用16K 8位的芯片组成位的芯片组成64K K 8位的存储器需位的存储器需4个芯片个芯片 地址线地址线 共需共需16根根 片内：片内：(214 = 16384) 14根，根， 选片：选片：2根根 数据线数据线 8根根 控制线控制线 WE 精选课件精选课件 (3) 字、位扩展字、位扩展用用 1K 4位位 存储芯片组成存储芯片组成 4K 8位位 的存储器的存储器8根数据线根数据线12根地址线根地址线WEA8A9A0.D7

11、D0A11A10CS0CS1CS2CS3片选片选译码译码1K41K41K41K41K41K41K41K4？片？片8片片 精选课件 2. 存储器与存储器与 CPU 的连接的连接 (1) 地址线的连接地址线的连接(2) 数据线的连接数据线的连接(3) 读读/写命令线的连接写命令线的连接(4) 片选线的连接片选线的连接(5) 合理选择存储芯片合理选择存储芯片(6) 其他其他 时序、负载时序、负载*ramsel0 = A21A20 *MREQramsel1 = A21 *A20*MREQramsel2 = A21* A20 *MREQramsel3 = A21*A20*MREQ解：解：(1) 需要需要

12、4M/1M = 4片片SRAM芯片；芯片；(2) 需要需要22条地址线条地址线(3) 译码器的输出信号逻辑表达式为：译码器的输出信号逻辑表达式为： ramsel32-4 译码ramsel2ramsel1ramsel0A21A20A21A0A19A0OEMREQR/W#CPUD7D0D7D0D7D0D7D0D7D0WE* A CE1M 8DWE* A CE1M 8DWE* A CE1M 8DWE* A CE1M 8D解：解：(1) (1) 该存储器需要该存储器需要2048K/256K = 82048K/256K = 8片片SRAMSRAM芯片；芯片； (2) (2) 需要需要2121条地址线，因

13、为条地址线，因为2 22121=2048K=2048K，其中高，其中高3 3位用于芯片选择，低位用于芯片选择，低1818位作为位作为每个存储器芯片的地址输入。每个存储器芯片的地址输入。(3) (3) 该存储器与该存储器与CPUCPU连接的结构图如下。连接的结构图如下。 ramsel73-8译码ramsel2ramsel1ramsel0A20-18A20-0A17-0OE#MREQ#R/W#CPUD7D0D7D0D7D0D7D0D7D0WE A CE256K8DWE A CE256K8DWE A CE256K8DWE A CE256K8D解：解：采用字位扩展的方法。需要采用字位扩展的方法。需要3

14、2片片SRAM芯片。芯片。 ramsel73-8 译码ramsel2ramsel1ramsel0A22-20A22-2A19-2OE#MREQ#R/W#CPUD31D0D31D0D31D0D31D0D31D0WE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片D精选课件例例4.1 解解: : (1) 写出对应的二进制地址码写出对应的二进制地址码(2) 确定芯片的数量及类型确定芯片的数量及类型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00

15、1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位精选课件(3) 分配地址线分配地址线A10 A0 接接 2K 8位位 ROM 的地址线的地址线A9 A0 接接 1K 4位位 RAM 的地址线的地址线(4) 确定片选信号确定片选信号C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1

16、1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM精选课件 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WR例例 4.1 CPU 与存储器的连接图与存储器的连接图精选课件(1) 写出对应的二进制地址码写出对应的二进制地址码例例4.2 假设同前，要求最小假设同前，要求最小 4K为系统为系统 程序区，相邻程序区，相邻

17、8K为用户程序区。为用户程序区。(2) 确定芯片的数量及类型确定芯片的数量及类型(3) 分配地址线分配地址线(4) 确定片选信号确定片选信号1片片 4K 8位位 ROM 2片片 4K 8位位 RAMA11 A0 接接 ROM 和和 RAM 的地址线的地址线精选课件例例 4.3 设设 CPU 有有 20 根地址线，根地址线，8 根数据线。根数据线。 并用并用 IO/M 作访存控制信号。作访存控制信号。RD 为读命令，为读命令， WR 为写命令。现有为写命令。现有 2764 EPROM ( 8K 8位位 ), 外特性如下：外特性如下：用用 138 译码器及其他门电路（门电路自定）画出译码器及其他门

18、电路（门电路自定）画出 CPU和和 2764 的连接图。要求地址为的连接图。要求地址为 F0000HFFFFFH , 并并写出每片写出每片 2764 的地址范围。的地址范围。D7D0CEOECE片选信号片选信号OE允许输出允许输出PGM可编程端可编程端PGMA0A12精选课件2.2.存储器举例存储器举例CPU的地址总线的地址总线16根根(A15A0，A0为低位为低位)；双向数据；双向数据总线总线8根根(D7D0)，控制总线中与主存有关的信号有：，控制总线中与主存有关的信号有： MREQ，R/W。主存地址空间分配如下：主存地址空间分配如下： 08191为系统程序区，由只读存储芯片组成；为系统程序区，由只读存储芯片组成； 819232767为用户程序区；最后为用户程序区；最后(最大地址最大地址)2K地地址空间为系统程序工作区。址空间为系统程序工作区。 现有如下存