现代微机的存储系统

1、1第第4章章 现代微机的存储系统现代微机的存储系统2ROM在在出其中存放出其中存放的数据，而不能改变其内容。因此的数据，而不能改变其内容。因此ROM经常经常被用来存放哪些固定不变，无需修改的数据与被用来存放哪些固定不变，无需修改的数据与程序程序 。ROM的最大特点是掉电以后，数据不会丢的最大特点是掉电以后，数据不会丢失，通电后可以继续使用。失，通电后可以继续使用。 4.1 现代微机存储器系统概述现代微机存储器系统概述3 将已定型的程序和数据固化在其中，之后就不将已定型的程序和数据固化在其中，之后就不再更改。再更改。 称为可编程称为可编程ROM。允许用户向其中写入一次。允许用户向其中写入一次数据

2、或程序，之后其中的数据就不可再更改。数据或程序，之后其中的数据就不可再更改。 称为可擦除的称为可擦除的PROM。其中的数据可以通过。其中的数据可以通过紫外线照射而被擦除，之后可以再次写入新的数据。紫外线照射而被擦除，之后可以再次写入新的数据。 称为电可擦除可编程称为电可擦除可编程ROM（又写为（又写为E2PROM）。其擦除和改写无需紫外线，只需特定的）。其擦除和改写无需紫外线，只需特定的电信号即可。这种存储器的存取速度较慢。电信号即可。这种存储器的存取速度较慢。 称为闪烁存储器（闪存）。也是电可称为闪烁存储器（闪存）。也是电可擦除和更改型的擦除和更改型的ROM存储器，采用块擦除阵列结构存储器，

3、采用块擦除阵列结构，具有存储容量大、读取速度快、信息非易失、功耗，具有存储容量大、读取速度快、信息非易失、功耗低、可在线读写，抗干扰能力强、掉电信息不丢失等低、可在线读写，抗干扰能力强、掉电信息不丢失等特点，目前被广泛应用。特点，目前被广泛应用。4在正常工作时就能随时对其数据进行读写操在正常工作时就能随时对其数据进行读写操作的存储器，其对数据的修改是在正常工作状态作的存储器，其对数据的修改是在正常工作状态，而无需特别的写入环境。，而无需特别的写入环境。RAM的读写速度一般都比的读写速度一般都比ROM快，而且存取快，而且存取任一单元所需的时间相同。任一单元所需的时间相同。RAM在掉电的时候会将其

4、存储的数据丢失。在掉电的时候会将其存储的数据丢失。 5 称为静态称为静态RAM（static RAM）。只要电源不）。只要电源不掉电，内部存放的数据就不会丢失。掉电，内部存放的数据就不会丢失。SRAM的最大的最大特点就是速度快。特点就是速度快。 称为动态称为动态RAM（dynamic RAM）。它用）。它用MOS管的栅极对其衬底间的分部电容来保存信息。管的栅极对其衬底间的分部电容来保存信息。需要定期刷新。需要定期刷新。DRAM的最大特点就是集成度高的最大特点就是集成度高。 称为非易失称为非易失RAM（Non Volatile RAM）。）。它是它是SRAM和和EEPROM的共同体，正常工作时是

5、的共同体，正常工作时是SRAM存储数据，一旦掉电，就会自动的将数据转存储数据，一旦掉电，就会自动的将数据转存到存到EEPROM中，重新上电后，数据又会自动的从中，重新上电后，数据又会自动的从EEPROM恢复到恢复到SRAM中。中。6（Synchronous DRAM, 同步动态随机存储器同步动态随机存储器）。将）。将RAM与与CPU以相同的时钟频率进行控制，彻以相同的时钟频率进行控制，彻底取消等待时间。底取消等待时间。（Double Data Rate SDRAM，双倍速，双倍速率率 SDRAM）。）。 DDR SDRAM能够在时钟的上升期和能够在时钟的上升期和下降期各传输一次数据，因此一个时

6、钟周期内可传输下降期各传输一次数据，因此一个时钟周期内可传输两次数据。两次数据。DDR2拥有两倍于拥有两倍于DDR的预读取能力的预读取能力（4bit数据读预取）。即数据读预取）。即DDR2每个时钟能够以每个时钟能够以4倍外倍外部总线的速度读部总线的速度读/写数据，并且能够以内部控制总线写数据，并且能够以内部控制总线4倍的速度运行。倍的速度运行。7 7 3芯片平台架构中，主存储器接口在北桥芯片中芯片平台架构中，主存储器接口在北桥芯片中 2芯片平台结构里，主存储器接口集成在处理器中。芯片平台结构里，主存储器接口集成在处理器中。 2代酷睿处理器中集成的存储控制器：代酷睿处理器中集成的存储控制器： 2

7、代酷睿处理器集成的主存储器接口：代酷睿处理器集成的主存储器接口： 现代微机存储器系统概述现代微机存储器系统概述84.1.2 内存的主要性能指标内存的主要性能指标（1） 内存所能容纳的二进制的总位数，一内存所能容纳的二进制的总位数，一个有个有K位地址线，位地址线，L位数据线的存储芯片所拥有的容量位数据线的存储芯片所拥有的容量为为2KL位。位。（2） 指从内存单元将数据读到存储数据寄指从内存单元将数据读到存储数据寄存器或从存储数据寄存器将数据写到内存单元所需的存器或从存储数据寄存器将数据写到内存单元所需的时间，前者为读取时间，后者为写入时间。时间，前者为读取时间，后者为写入时间。（3） 内存可靠性

8、用平均无故障时间（内存可靠性用平均无故障时间（MTBF）来衡量。也可以看作是两次故障之间的时间间隔。）来衡量。也可以看作是两次故障之间的时间间隔。MTBF越长，可靠性越高。越长，可靠性越高。（4） 性能主要是指上面三项，对不同的性能主要是指上面三项，对不同的用途，侧重点会有所不同。用途，侧重点会有所不同。94.1.3 现代微机的存储结构现代微机的存储结构 CPU内内的寄存器的寄存器L1 数据数据CacheL1 代码代码CacheL2 CacheL3 Cache内部存储器（内存）内部存储器（内存）外部存储器（外存）外部存储器（外存）外存外存Cache104.2 现代微机的系统地址映射现代微机的系

9、统地址映射 960KB640KB768KB896KB0F0000H0EFFFFH0E0000H0DFFFFH0C0000H0A0000H0BFFFFH09FFFFH0FFFFFH1MB00000HDOS区区传统视频区传统视频区（SMM存储器）存储器）128KB扩充区扩充区128KB（16 KB 8）扩展系统扩展系统BIOS（低端）（低端）64KB（16KB 4）系统系统BIOS（上端）（上端）64KB114.2.2 主存储地址范围（主存储地址范围（1MB-TOLUD）兼容兼容DOS存储（传统地址范围）存储（传统地址范围）0MB10000H主存储区主存储区1MB0H15MB0F0000HTOLU

10、D100000HISA Hole（可选）（可选）主存储区主存储区TSEG（1MB/2MB/8MB可选）可选）IGD（164MB可选）可选）PCI存储范围存储范围APICFlash Memory最大最大4GB0FFFFFFFFH124.2.3 PCI存储地址范围（存储地址范围（TOLUD-4GB） 131415将线性地址按照固定大小划分为页，将页映射到虚拟存将线性地址按照固定大小划分为页，将页映射到虚拟存储中，虚拟存储中的页再按照需要映射到物理内存中储中，虚拟存储中的页再按照需要映射到物理内存中分页机制并不是必须的分页机制并不是必须的分页机制对应用程序来说是透明的分页机制对应用程序来说是透明的所

11、有的应用程序看到的都是线性地址所有的应用程序看到的都是线性地址1617174.3 IA-32结构保护模式下的存储管理结构保护模式下的存储管理 4.3.1保护模式与特权级概述保护模式与特权级概述1.保护模式概述保护模式概述18182.特权级概述特权级概述19194.3.2 保护模式下的段式存储管理保护模式下的段式存储管理 1. IA-32/Intel 64段式存储管理的几种模式段式存储管理的几种模式20202121224.3 IA-32结构保护模式下的存储管理结构保护模式下的存储管理 4.3.1 保护模式下的段式存储管理保护模式下的段式存储管理 1. 段式管理的地址变换段式管理的地址变换段寄存器

12、的段寄存器的152位位偏移量偏移量45(77) 32(64) 31(63) 0段描述符段描述符 段表段表32(64)位线性地址位线性地址物理物理地址地址逻辑逻辑地址地址段基址段基址232. 段描述符段描述符D7 D0段界限段界限 70段界限段界限 158基址基址 70基址基址 158基址基址 2316基址基址 3124TYPESAVLDPLPGD/B L段界限段界限 19160123456724D7 D0AVLG D/BL段界限段界限 1916用户的操作系统可用位用户的操作系统可用位 D/B位位代码段代码段(D位位)D=1 使用使用32位操作系统位操作系统和和32位寻址方式位寻址方式D=0 使

13、用使用16位操作系统位操作系统和和16位寻址方式位寻址方式 数据段数据段(B位位)B=1 使用使用ESP寄存器，上寄存器，上限为限为FFFFFFFFH B=0 使用使用SP寄存器，上寄存器，上限为限为FFFFH G=0 段长以段长以1字节为单位字节为单位G=1 段长以段长以4K字节为单位字节为单位D/B位位粒度位粒度位 1在在64位模式，位模式，0在兼容或在兼容或IA-32模式模式 25AWREDCE=0E=1S=1DPLPD7 D0存在位存在位特权位特权位S=1是非系统段是非系统段S=0是系统描述符是系统描述符代码段标志代码段标志数据段标志数据段标志兼容位兼容位可读位可读位访问位访问位扩展方

14、向位扩展方向位 可写位可写位 非系统段中的第非系统段中的第5字节字节可执行位可执行位 26系统描述符中的系统描述符中的TYPE2728n set_trap_gate(0,&divide_error);n set_trap_gate(1,&debug);n set_intr_gate(2,&nmi);n set_system_intr_gate(3,&int3);n set_system_gate(4,&overflow);n set_system_gate(5,&bounds);n set_trap_gate(6,&invalid_op)

15、;n set_trap_gate(7,&device_not_available);n set_task_gate(8,31);n set_trap_gate(9,&coprocessor_segment_overrun);n set_trap_gate(10,&invalid_TSS);n set_trap_gate(11,&segment_not_present);n set_trap_gate(12,&stack_segment);n set_trap_gate(13,&general_protection);n set_intr_gate

16、(14,&page_fault);n set_trap_gate(16,&coprocessor_error);n set_trap_gate(17,&alignment_check);n set_trap_gate(18,&machine_check);n set_trap_gate(19,&simd_coprocessor_error);n set_system_gate(128,&system_call);2930RPLTi选择符（段寄存器）选择符（段寄存器）15 2 1 0索引索引Ti=1Ti=00101LDTLDTLDTGDT基址基址界

17、限界限选择符选择符基址基址界限界限LDTRGDTR223132#include stdafx.h#include #include DWORDLONG gdtr,savegdt；WORD descriptor4= 0 xFFFF, 0X0F00, 0XF200, 0X0040； int result10；int main（int argc, char* argv）_asm pushebpsgdtgdtr33movebp,dword ptr gdtr+2 addebp,70hleaedi,savegdtmovesi,ebpmovsd movsdmovedi,ebpleaesi,descripto

18、r；movsd movsd pushesmovax,0073h 34moves,ax leaedi,resultmoveax,1movebx,1_asmmovcx,10a1：moves：eax,eaxaddeax,4loopa1 _asmmovcx,10a2：moveax,es：ebxmovedi,eax35addebx,4addedi,4loopa2_asmpopespopebp printf（result=）；）；for（int i=0；i10；i+）printf（%d,resulti）；）；return 0；364.3.2 保护模式下的虚拟页式存储管理保护模式下的虚拟页式存储管理 主存主

19、存页框页框页面页面程序程序1程序程序2程序程序337372. IA-32/Intel 64页式存储管理模式页式存储管理模式当当CR0.PG=1且且CR0.PE=1（保护模式使能）的时候，（保护模式使能）的时候，页式管理被使能，此时可用三种分页的模式中的一页式管理被使能，此时可用三种分页的模式中的一种种。当。当CR0.PG=1并且并且CR4.PAE=0时进入该时进入该模式。模式。当。当CR0.PG=1, CR4.PAE=1并且并且IA32_EFER.LME=0时进入该模式。时进入该模式。当。当CR0.PG=1, CR4.PAE=1并且并且IA32_EFER.LME=1时进入该模式时进入该模式38

20、38 页目录页目录32位线位线性地址性地址页目录项号页目录项号页面号页面号偏移偏移CR332位物理地址位物理地址31 22 21 12 11 0页表页表低低12位位高高20位位31 12 11 9 8 7 6 5 4 3 2 1 0PWTPCD页表基地址页表基地址3112PRWUSGAVLAD0页目页目录项录项PWTPCD页框基地址页框基地址3112PRWUSG PATAVLAD页表页表项项31 12 11 9 8 7 6 5 4 3 2 1 03939 32位线性位线性地址地址页目录项号页目录项号偏移偏移CR332位物理位物理地址地址31 22 21 0页目录页目录低低22位位高高10位位3

21、1 22 (M-19) 13 12 11 9 8 7 6 5 4 3 2 1 0PWTPCD页框基地址页框基地址3122PRWUSAD1页目页目录项录项PAT AVL G404032位线性地址位线性地址页目录项号页目录项号偏移偏移CR3物理地址物理地址31 30 29 21 20 0页目录页目录PDPT项号项号页目录指针表页目录指针表464位位51264位位页目页目录项录项PWTPCD2MB对齐的页框基地址对齐的页框基地址PRWUSAVLAD63 M (M-1) 21 20 13 12 11 9 8 7 6 5 4 3 2 1 01G低低21位位高高31位位PAT414131 5 4 3 2

22、1 0PWTPCD32字节对齐的字节对齐的PDPT基地址基地址CR3寄存器寄存器63 M (M-1) 12 11 9 8 5 4 3 2 1 0PWTPCDPAVLPDPT项项4KB对齐的页目录基地址对齐的页目录基地址（高（高24位）位）63 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0PWTPCD4KB对齐的页表基地址对齐的页表基地址PRWUSAVLA0页目录项页目录项PWTPCD4KB对齐的页框基地址对齐的页框基地址PRWUSAVLAD页表项页表项63 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 00G32位线性地址位线性地址页目录项号页目录项号页

23、面号页面号偏移偏移CR3物理地址物理地址31 30 29 21 20 12 11 0页目录页目录页表页表PDPT项号项号页目录指针表页目录指针表464位位51264位位51264位位低低12位位高高40位位4242 PWTPCDPML4基地址基地址 PRWUSA63 62 52 51 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0AVLPML4表表EXB AVLPDPT表表PWTPCD页目录基地址页目录基地址 PRWUSA63 62 52 51 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0AVLEXB AVL页目录项页目录项PDE（4KByte页表）页

24、表）PWTPCD页表基地址页表基地址 PRWUSA63 62 52 51 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0AVLEXB AVL0 0 0页表（页表（4KByte页表）页表）PWTPCD页框基地址页框基地址 PRWUSA63 62 52 51 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0AVLEXB AVLG PAT D043434444 PWTPCDPML4基地址基地址 PRWUSA63 62 52 51 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0AVLPML4表表EXB AVLPDPT表表PWTPCD页目录基地址

25、页目录基地址 PRWUSA63 62 52 51 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0AVLEXB AVL页目录项页目录项PDE（2MB页表）页表）PWTPCD页框基地址页框基地址 PRWUSA63 62 52 51 M (M-1) 21 20 13 12 11 9 8 7 6 5 4 3 2 1 0AVLEXB AVLG 1 DAVLPAT045454646 PWTPCDPML4基地址基地址 PRWUSA63 62 52 51 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0AVLPML4表表EXB AVLPDPT表表PWTPCD页框基地址页框

26、基地址 PRWUSA63 62 52 51 M (M-1) 30 29 13 12 11 9 8 7 6 5 4 3 2 1 0AVLEXB AVLG 1 DAVLPAT47474831 5 4 3 2 1 0PWTPCD32字节对齐的字节对齐的PDPT基地址基地址CR3寄存器寄存器63 36 35 12 11 9 8 5 4 3 2 1 0PWTPCDPAVLPDPT项项4KB对齐的页目录基地址对齐的页目录基地址（高（高24位）位）63 36 35 12 11 9 8 7 6 5 4 3 2 1 0PWTPCD4KB对齐的页表基地址对齐的页表基地址PRWUSAVLA0页目录项页目录项PWTP

27、CD4KB对齐的页框基地址对齐的页框基地址PRWUSAVLAD页表项页表项63 36 35 12 11 9 8 7 6 5 4 3 2 1 00G32位线性地址位线性地址页目录项号页目录项号页面号页面号偏移偏移CR336位物理地址位物理地址31 30 29 21 20 12 11 0页目录页目录页表页表PDPT项号项号页目录指针表页目录指针表464位位51264位位51264位位低低12位位高高24位位4932位线性地址位线性地址页目录项号页目录项号偏移偏移CR336位物理地址位物理地址31 30 29 21 20 0页目录页目录PDPT项号项号页目录指针表页目录指针表464位位51264位位

28、页目页目录项录项PWTPCD2MB对齐的页框基地址对齐的页框基地址PRWUSAVLAD63 36 35 21 20 13 12 11 9 8 7 6 5 4 3 2 1 01G低低21位位高高15位位PAT50 PWTPCDPML4基地址基地址 PRWUSA63 62 51 39 12 11 9 8 7 6 5 4 3 2 1 0AVLPML4表表EXB AVLPDPT表表PWTPCD页目录基地址页目录基地址 PRWUSA63 62 51 39 12 11 9 8 7 6 5 4 3 2 1 0AVLEXB AVL页目录项（页目录项（4KByte页表）页表）PWTPCD页目录基地址页目录基地址

29、 PRWUSA63 62 51 39 12 11 9 8 7 6 5 4 3 2 1 0AVLEXB AVL0 0 0页表（页表（4KByte页表）页表）PWTPCD页目录基地址页目录基地址 PRWUSA63 62 51 39 12 11 9 8 7 6 5 4 3 2 1 0AVLEXB AVLG PAT D51524.4 高速缓冲存储器高速缓冲存储器Cache 4.1.1 Cache的工作原理与地址映射的工作原理与地址映射 1. Cache的工作原理的工作原理532. Cache的地址映像的地址映像 主存中的每一页都映像到高速缓存中的一个固定页，而高速主存中的每一页都映像到高速缓存中的一个

30、固定页，而高速缓存中的每一页却对应着主存中的若干页。缓存中的每一页却对应着主存中的若干页。这是最简单的一种映像技术，易于实现，地址变换速度快，这是最简单的一种映像技术，易于实现，地址变换速度快，但是不够灵活，但是不够灵活，Cache的页冲突概率高，空间利用率低。的页冲突概率高，空间利用率低。 54主存中各区内相同字块号的数据块都可以分别调入缓存中字块号相同的地址中，但同时只能有一个区的块存入缓存。由于主、缓存字块号相同，因此，目录表登记时，只记录调入字块的区号即可。 55 图所示为主存、Cache地址格式、目录表格式及地址变换规则。主存、Cache字块号及块内地址两个字段完全相同。目录表存放在

31、相联存储器中，其中包括二部分：数据块在主存的区号和有效位。目录表的容量与Cache的字块数相同。5657n 全相联映像技术允许主存中每一个页面映像全相联映像技术允许主存中每一个页面映像到到Cache的任何一个页面位置上，也允许采的任何一个页面位置上，也允许采用某种替换算法从已占满的用某种替换算法从已占满的Cache中替换出中替换出任何一个旧页面。这种方式冲突概率低，可任何一个旧页面。这种方式冲突概率低，可达到很高的达到很高的Cache命中率，但实现起来比较命中率，但实现起来比较困难。困难。5859 地址映象规则：主存的任意一字块可映象到Cache中的任意一字块。 （1）主存与Cache分成相同

32、大小的字块。 （2）主存的某一字块可以装入Cache的任意一字块空间中。 图3-15示出了目录表（字块标记）的格式及地址变换规则。目录表存放在相关（联）存储器中，其中包括三部分：主存的字块号、Cache字块号、有效位（也称装入位）。由于是全相联方式，因此目录表的容量应当与Cache的字块数相同。6061 n主存和主存和Cache按同样大小划分成块。按同样大小划分成块。 n主存和主存和Cache按同样大小划分成组。按同样大小划分成组。 n主存容量是缓存容量的整数倍，将主存空间按缓冲区主存容量是缓存容量的整数倍，将主存空间按缓冲区的大小分成区，主存中每一区的组数与缓存的组数相的大小分成区，主存中每

33、一区的组数与缓存的组数相同。同。 n当主存的数据调入缓存时，主存与缓存的组号应相等，当主存的数据调入缓存时，主存与缓存的组号应相等，也就是各区中的某一块只能存入缓存的同组号的空间也就是各区中的某一块只能存入缓存的同组号的空间内，但组内各块地址之间则可以任意存放，内，但组内各块地址之间则可以任意存放， 即从主即从主存的组到存的组到Cache的组之间采用直接映象方式；在两个的组之间采用直接映象方式；在两个对应的组内部采用全相联映象方式。对应的组内部采用全相联映象方式。 626364例：设有例：设有8个块，分成个块，分成2个组，在上述地址序列下：个组，在上述地址序列下： 65663. Cache的读

34、写操作的读写操作 访问页面在访问页面在Cache中中直接读直接读Cache，不读主，不读主存存 访问页面不在访问页面不在Cache中中 贯穿读出式：页面从主存读到贯穿读出式：页面从主存读到Cache，再到，再到CPU 旁路读出式：页面直接从主存读到旁路读出式：页面直接从主存读到CPU，而，而不不 经过经过Cache 写回法：写写回法：写Cache页时不写主存，到下次页面修改时页时不写主存，到下次页面修改时再写主存。再写主存。 写贯穿法：页面在写到写贯穿法：页面在写到Cache时同时写到主存，以保时同时写到主存，以保持主存与持主存与Cache的相关页的内容一致的相关页的内容一致 n 674.4.

35、2 IA-32的的Cache结构结构 物理存储器物理存储器系统总线系统总线(外部外部)总线接口单元总线接口单元L2 CacheL3 Cache*数据数据Cache（L1）指令译码器指令译码器 跟踪跟踪Cache*/L1指令指令CacheInstruction TLBsData TLBs存储缓冲存储缓冲* Intel Xeon 处理器才有处理器才有* 跟踪跟踪Cache只有只有Pentium 4才有才有68 Core Solo，Core Duo，Core 2，Pentium 4中中L1和和L2Cache行和行和Intel Xeon 处理器的处理器的L1 、L2和和L3 Cache行都是行都是64

36、字节。字节。 Cache不支持部分不支持部分Cache行的填充。行的填充。 TLBs存储最近用过的页目录和页表项。他们存储最近用过的页目录和页表项。他们通过降低访问主存中页表的次数来加快页表的通过降低访问主存中页表的次数来加快页表的访问。访问。 处理器的处理器的Cache对软件来说基本上是透明的。对软件来说基本上是透明的。 对对Cache行为的了解有助于优化软件的性能。行为的了解有助于优化软件的性能。 6969Intel Core i7处理器的高速缓存结构处理器的高速缓存结构数据数据Cache单单元（元（L1）L2 CacheSTLB(2级级TLB)ITLB指令指令CacheQPIIMCL3 Cache芯片组芯片组指令译码器和前端指令译码器和前端乱序引擎乱序引擎数据数据TLB704.4.3 IA-32的的Caching类型类型主存单主存单元的读写不使用元的读写不使用Cache。所有读和写都只针对主存，。所有读和写都只针对主存，并且以程序的次序执行而不会重排序。并且以程序的次序执行而不会重排序。 和和UC存储器具存储器具有一些相同的特征，不过这种存储器类型可以通过对有一些相同的特征，不过这种存储器类型可以通过对WC类型存储器的类型存储器的MTRRs编程来撤消。编程来撤消。和和UC-存储器存储器一样，主存单元的读写不