夜大数字逻辑复习文档

1、夜大数字电路与逻辑设计复习文档（2013 春季）一、选择题1. 下列四种类型的逻辑门中，可以用（ DA. 与门A3372B. 或门B6372）实现三种基本运算。C. 非门C14671D. 与非门）。DC3742. 和二进制数（1100110111001）等值的十六进制数字为（ A3. 下列各逻辑门的输入状态如图示，试写出各门的输出状态。4. 标准或-与式是由（ CA与项相或A.（ 1 ）B.（ A非 ）构成的逻辑表达式。B. 最小项相或）D.或项相与C. 最大项相与）。5. 函数 F=A+ B + AC + D + E 的反函数为（ DA. A B (C + A) E DC. A B ( A

2、+ C ) D EB. A B + (C A) E DD. A B (C + A) E D .）。D寄存器6. 下列逻辑电路中，不是组合逻辑电路的有（ DA译码器B编码器C全加器7. TTL 电路与总线间的接口通常采用（ B ）（A）OC 门（B）三态门 （C）ECL 逻辑门电路8. 下列几种 TTL 电路中，输出端可实现线与功能的电路是（ DA、或非门B、与非门C、异或门D、OC 门9. 三输入端译码器，最多可对（ Ca、3b、4） 个代码进行译码。c、8d、16）。10. 下列器件中，属于组合电路的有（ C ） A、计数器和全加器B、寄存器和比较器C、全加器和比较器 D、计数器和寄存器11

3、. 一个数据选择器的地址输入端有 3 个时，最多可以有（ C ）个数据信号输出。A、4B、6C、8D、1612. 下列各触发器起始状态为 Qn，C 为时钟脉冲，试判断 Qn+1 新状态。A.（）B.（）C.（）13. 图示为采用共阴极数码管的译码显示电路，若显示码数是 2，译码器输出端 应为（ B ）。(A) a=b=d=e=“1”，g=c=f =“0”(B) a=b=d=e=g=“0”，c=f =“1”(C) a=b=d=e=g=“1”，c=f =“0”+10VaDCBT337fbcedAgR14. 请判断以下哪个电路不是时序逻辑电路（ CA、计数器AJK=00B、寄存器B. JK=01C、

4、译码器）。D、触发器）。D. JK=11）。15. 要使 JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ DC. JK=1016. Q n +1 = Q n ，则输入信号为（16. JK 触发器在 CP 脉冲作用下，欲实现 ( C)AJ=K=0ACP=1A1 个BJ=Q，K= Q）。BCP 上升沿B2 个CJ= Q ，K=QDJ=Q，K=0D上升沿或下降沿17. 边沿触发器的触发方式是（CCP 下降沿C4 个）18. 74LS160 十进制计数器含有的触发器的个数是（19. 边沿触发 JK 触发器的特征方程是（A、 n +1 = J n +k nC、 n +1 =J n + k

5、n二、填空题：、）。D6 个B、 n +1 = J n + k nD、 n +1 =J n +K n、和。1. 逻辑运算的描述形式有文字描述、波形图、2. 摩根定理表达式是和。3. 任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式标准表达式（）唯一的。，和。唯一的，而其4. 数字电路中最基本的逻辑运算有5. 作为逻辑取值的 0 和 1，并不代表数值大大小，而是代表_6. 逻辑真值表是表示数字电路7. 数字电路中的逻辑状态是由电平代表_的两个。之间的逻辑关系的表格。来表示的。用电路的高电平代表，低，这种逻辑规定称为正逻辑。门。和。

6、8. 正逻辑的与门等效于负逻辑的9. 常用的复合逻辑门有10.任意两个最小项之积为，所有最小项之和为11.将逻辑函数表达式 F 中所有的“·”变成“+”，“+”变成“·”，“0”变成“1”，“1”变成“0”，原变量变成反变量，反变量变成原变量，则所得到的新的函数为原函数 F 的反函数，这一规则称为。12.逻辑变量的异或表达式为： A B = _ 。13. 三态门输出的三种状态分别为：、和。，和。14. 逻辑门电路能够驱动同类负载门的个数称为15. 表示逻辑函数的 4 种方法是，。16. 在真值表、表达式和逻辑电路图三种表示方法中，形式唯一的是17. 组 合 电 路 的 基

7、本 单 元 是是。，时序电路的基本单元18. 将数字或信号（输入）编成二进制代码（输出）的电路称为，而将含有特定含义的二进制代码输入信号的原意翻译出来的组合逻辑电路称为。、和。、。、19. 触发器按其稳定工作状态可分为20. 双 稳 态 触 发 器 按 功 能 分 类 有和，按电路结构分类有21. 触 发 器 中 的 S D 和 RD 通 常 用 于 预 置 触 发 器 的 初 始 状 态 ， 其 中 S D 表示示， RD 表 示。和两种工作方式。位二进制数。、保持、量化、四， S D 和 RD 上 面 的 “ ” 表22. 时序电路可分为23.用 4 个触发器可以存储 424.将模拟信号转

8、换为数字信号，需要经过个过程。25. 根据使用功能的不同，半导体存储器可分为三、解：简答题。和。1. 将十进制数 30.25 转换成二、十六进制数。2. 将十进制数 208.625 转换成二、十六进制数。解：3. 证明等式: AB + A B = A B + AB4. 将逻辑函数用代数法化简：F(A, B, C) = AB + AC + B C + A B解：5. 用代数法化简为最简与或式Y=A+6. 利用公式法化简函数 F = AC + ABC + AC D + CD 。7. 将逻辑函数用卡诺图化简：F(A，B，C，D)m(2，3，9，11，12)+d(5，6，7，8， 10，13)8. 将

9、逻辑函数用卡诺图化简： F = A B + C D + BC + AD9. 用卡诺图化简下列逻辑函数：F（A，B，C，D）=m（0，3，4，7，11）+d (8，9，12，13，14，15)10. 举例说明什么是组合逻辑电路，什么是时序逻辑电路。11.简述用 TTL 与非门、或非门、异或门实现反相器功能多余输入端的连接方法。12.举例说明什么叫竞争冒险现象。13. 简述触发器有哪几种常见的电路结构形式及各自的动作特点。答：14. 写出如图所示电路的真值表及最简逻辑表达式，并分析其功能。15. 已知输入波形如图所示，画出输出端 F 的波形。F16. 逻辑电路的输入变量 A、B 和输出函数 F 的

10、波形如图所示，试列出真值表， （8写出逻辑函数 F 的逻辑表达式，并画逻辑图。 分）17. 时钟 CP 及输入信号 D 的波形如图所示，试画出各触发器输出端 Q 的波形，设输出端 Q 的初始状态=0。 分）（818. 用 4 位二进制计数集成芯片 CT74LS161 采用两种方法实现模值为 10 的计数器，要求画出接线图和全状态转换图。（CT74LS161 如图所示，其 LD 端为同步置数端，CR 为异步复位端）。19. 试用集成计数器 74××161（见下图）构成七进制计数器（方法不拘），并画状态图。20. 试用置零法将 4 位同步二进制计数器 74LS161 接成八进制

11、计数器，并画出状态转换图，可以附加必要的门电路。21.用 74LS161 设计一个 9 进制计数器。（1）同步预置法，已知 S00001。（2）异步清零法。四、 综合题：1. 某工厂有三个车间，每个车间各需 1KW 电力。这三个车间由两台发电机组供电，一台是 1KW，另一台是 2KW。三个车间经常不同时工作，有时只一个车间工作，也可能有两个车间或三个车间工作。为了节省能源，又保证电力供应，请设计一个逻辑电路，能自动完成配电任务。2. 用基本门电路（与门、或门）设计一个三变量的判奇电路（三个变量中有奇数个变量为 1 时，其输出为 1，否则为 0）。用 A、B、C 表示三个变量，F表示输出。A、B

12、、C 中允许有反变量出现。要求列出真值表，写出逻辑式，画出逻辑图。3. 今有 A、B、C 三人可以进入某秘密档案室，但条件是 A、B、C 三人在场或有两人在场，但其中一人必须是 A，否则报警系统就发出警报信号。试：（1）列出真值表； （2）写出逻辑表达式并化简； （3）分别用译码器 74138和逻辑门实现。4. 用 八 选 一 的 数 据 选 择 器F ( A, B , C , D ) = m (0 , 3,7 ,14 ) 。74LS151实现逻辑函数5.用 3 线8 线译码器 74LS138 和与非门实现逻辑函数。Y1 = A B + ACY2 = A BC + BC + ABY3 = ABC + AC6. 试分析题图所示电路，试求：（1）写出电路的驱动方程和次态方程；（2）画出8个CP脉冲作用下的Q0和Q1的波形；（3）说明电路的逻辑功能。7. 分析如图所示时序逻辑电路。(1) 写出该电路激励方程、输出方程以及特性方程；(2) 填写表 1 所示次态真值表；表1输入X现态Q2(n)Q1(n)激励函数J2 K2J1 K1次态Q2(n+1)Q1(n+1)输出Z(3) 填写