数字电子钟逻辑电路设计

1、数字电子钟逻辑电路设计计算机与信息工程学院 2012级 通信31班 xxx 201211xxxx指导教师 xxxx 教师 摘要 本文提供了数字电子钟逻辑电路的设计思路，主要应用74LS160芯片的清零、置数和进位端的进位输出等作用来实现数字钟的设置和运行。原理是用十进制和的加法计数器实现时钟的计时功能等。关键词 74LS160芯片；二十四进制；六十进制；1. 设计任务及主要技术指标和要求1.1 实验设计的任务： 使用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟。1.2 主要技术指标： 时间以24小时为一个周期；显示时，分，秒；有校时功能，可以分别对时、分、秒进行单独校时，使其校正到标

2、准时间；计时过程具有报时功能，当时间到达整点时进行蜂鸣报时（我们使用的是流水灯）.1.3 实验要求： 1.由555定时器产生1Hz的标准秒信号。 2.秒、分为0059 六十进制计数器。 3.时为0023 二十四进制计数器。 4.可以手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置， 可分别对秒、分、时进行手动脉冲输入调整或连续脉冲输入的校正。2. 工作原理和基本组成 数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器及二十四进制计时计数器，以及秒、分、时的译码显示部分等。 “秒计数器”采用2片74LS160十进制芯片、1片74LS0

3、4非门芯片和1片74LS00与非门芯片组成60进制计数器，每累计60秒，发出一个“秒脉冲”信号。 “分计时器”与秒计时器相同，用2片74LS160十进制芯片、1片74LS04非门芯片和1片74LS00与非门芯片组成60进制计数器，每累计60分，发出一个“时脉冲”信号。从分计数器输出的该信号将被送到“时计数器”。“时计数器”采用24进制计时器，也是由2片74LS160和1片74LS00芯片以及1片74LS04芯片采用清零法连接而成。译码显示电路部分将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码,通过七段LED译码管显示出来的。CPEP ET工作状态0 置零上升沿10 预置数11

4、0 1保持11 0保持上升沿111 1计数 图2 74LS160管脚功能 图3 74LS160引脚图 3, 电路总体说明图4 总电路图时间计数单位有时计数，分计数和秒计数等几个部分。时计数单位一般为24进制计数器计数，其输出为两位8421BCD码形式；分计数和秒计数单位为60进制计数器，其输出也为8421BCD码。3.1 秒位的设置秒个位计数单位为10进制计数器，无需进制转换，只需将co进位输出与下一片74LS160的CP1通过非门相连接。CP0（上跳动沿有效）与1HZ秒输入信号相连，使能端都接高电平。秒十位计数单元为6进制计数器，需要进制转换。将十进制计数器转换为6进制器的电路连接，其中Q1

5、和Q3接到与非门的输入端，输出端接第二片芯片的置数端（LD低电平有效）。同时将置数端的信号接到第三片芯片的CP上。3.2 分位的设置 与秒位相同都为六十进制的计数器，所以连接方式与秒位设置的相同。3.3 时位设置 时个位计数单元电路结构仍与秒或分个位计数单元相同，但是要求整个时计数单元应为24进制计数器。即时个位计数单元的Q3端与时计数器的十位端的Q2接到与非门的输入端，与非门的输出端接到时计数器的十位端的清零端。,便接成了一个二十四进制的计数器。3.4 整点报时电路设置分的个位为9时，分的十位为5时，秒的十位为5时，时钟进行整点报时，流水灯亮。流水灯亮10秒。在面包板上连接电路，并调试电路。

6、（注意：一部分一部分的测试电路，看是否实现功能），功能都实现后进行整体电路的测试。该电路的总体实现的功能是计数，报时和校正。通过上面的实验基本上实现了这些功能。4. 小结本次实验，通过对数字电子钟的逻辑电路的设计，理解了74LS160、74LS00、74LS04和74LS20芯片的功能，和这些芯片的作用，也学会了用两个芯片实现进制间的转换。在最初做实验时，由于没有检查面包板的质量，忽略了面包板的问题导致了实验初期的失败，但在最后发现了问题，更换了新的面包板后使我们组的实验进行了起来。实验过程中遇到了好多连线的问题，在布置地线和5V电压线时，不慎把两线接到了一起，导致电路没办法运行，而且电线发烫，经过认真的检查，最后解决了这一系列的问题，最后使数字钟电路得以实现。老师的耐心讲解，使我对不清晰的的知识点及时得到补充，使得实验进行的更加顺利。这次的数电课设使我学到了很多在课本上学不到的知识，也提高了我的动手能力，通过这次的课设，了解了与伙伴合作也是实验进展顺利的关键，为以后的实验打下坚固的基础。对老师的指导致以衷心的感谢！参考文献1阎石.数字电子技术基础（第五版）.北京：高等教育出版社，1